Các mạch Multiplexer, mạch Decoder hay mạch PLA là những mạch phụ trợ không thể thiếu của một hệ Vi xử lý. Thông thường, các mạch Decoder và mạch PLA (Programmable Logic Array) được thiết kế sẵn trên một chip, được sử dụng nhiều trong các mạch giải mã các tín hiệu điều khiển, giải mã địa chỉ của vùng nhớ hay địa chỉ thiết bị ngoại vi.
Các mạch Multiplexer (hoặc Coder)
Mạch Multiplexer (còn gọi là mạch Coder)thường được xây dựng theo mục đích sử dụng, có khi rất phức tạp. Một trong những ví dụ là mạch thu nhận và mã hố bàn phím (keyboard), được xây dựng trên cơ sở một chip Vi xử lý chuyên dụng, bao gồm cả phần cứng lẫn chương trình. Sơ đồ khối chức năng của một mạch Multiplexer được thể hiện trên Hình II.17. Các tín hiệu vào riêng rẽ x1, x2, x3 …, xn, qua xử lý sẽ tạo ra một tổ hợp nhị phân đầu ra {ymym-1…y0}. Phần chuyển đổi từ một tín hiệu vào xi thành tổ hợp ra {ymym- 1…y0} được thực hiện nhờ mạch tổ hợp logic hoặc kết hợp với phần mềm chuyên dụng.
Mạch giải mã (Decoder)
Các mạch giải mã thông thường 1/4, 1/8 được xây dựng như một chíp phụ trợ trong các hệ Vi xử lý. Có thể kểđến như mạch giải mã 1/16 SN74154, mạch giải mã 1/8 74138 v.v… Bảng chân lý của mạch giải mã 1/8 như sau:
E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 x x x x x 1 1 1 1 1 1 1 1 x 1 x x x x 1 1 1 1 1 1 1 1 x x 1 x x x 1 1 1 1 1 1 1 1
Hình II. 25 Sơ đồ nối chân mạch giải mã nhị phân 1/8 và bảng chân lý
Mạch tổ hợp logic + chương trình nhận tín hiệu và tạo mã X0 X1 X2 X3 Xn y0 y1 y2 y3
Vi mạch giải mã nhị phân 1/8 có sơ đồ nối chân như Hình II. 18. Khi vi mạch giải mã được “Enable”, ứng với tổ hợp các giá trị E3E2E1 = 100, và với bất kỳ tổ hợp nào của các giá trị A2A1A0 đều có một lối ra có giá trị LOW. Ứng với lối ra này sẽ là một vị trí hoặc một vùng nhớ được chọn, hoặc một thiết bị ngoại vi. Đối với các vi mạch có chân CS (chip select), đây là tín hiệu chọn vỏ thích hợp.
Mạch PLA (Programmable Logic Array)
Mạch PLA thực chất là một chip nhớ ROM được ghi sẵn theo một quy luật nào đó theo phương thức giải mã một tổ hợp nhị phân ở đầu vào. Có nghĩa là ứng với một ơ nhớ là một tổ hợp giá trị theo một quy luật giải mã đầu vào, mà đầu vào đây chính là địa chỉ của ơ nhớ đó. Các mạch PLA thích hợp với những nơi cần sử dụng bộ giải mã với số lượng đầu vào lớn hơn 3.