Khi các công cụ tự động trở lên phổ biến, sự cần thiêt về việc hiểu biết chi tiết các luật thiết kế đối với các nhà thiết kế khơng cịn q quan trọng. Tuy nhiên, các công cụ thiết kế phải có một dạng thức mà trong đó các luật thiết kế cho một quá trình phải được trình bày rõ ràng. Nếu các luật cần để thông tin giữa các cơng cụ, thì một dạng thức dữ liệu phải được thiết kế để có thể cung cấp cho một giao tiếp thích hợp. Trong phần này, chúng ta sẽ xem xét một số trong các ý tưởng này. Ý tưởng chính là xác định các cấu trúc quan tâm và trình bày các thuật tốn mà có thể được sử dụng để xây dựng các cấu trúc đó. Khoảng cách của những cấu trúc này từ các cấu trúc khác thu được bằng cách áp dụng các luật khoảng cách thông thường đã biết.
2.6.1Các lớp trừu tượng
Một khái niệm quan trọng trong quá trình tổng hợp (và phân tích) là việc định ra các lớp trừu tượng. Chẳng hạn, khuếch tán n trong một quá trình tạo giếng p bao gồm một mặt nạ ơ-xít mỏng "lô-gic và" với mặt nạ giếng p mà không cần sự có mặt của p+, trong khi đó transistor khuếch tán p bao gồm lớp ơ-xít mỏng lơ-gic và với mặt nạ p+ với sự vắng mặt của giếng p. Chúng ta có thể phát biểu điều này cho một q trình p-well trong ngơn ngữ giả thuật (pseudo language) được trình bày sau đây:
NDIFF = N_DIFFUSION = P_WELL AND THINOX AND NOT P_PLUS PDIFF = P_DIFFUSION = P_PLUS AND THINOX AND NOT P_WELL ACTIVE = ACTIVE_TRANSISTOR_AREA = THINOX AND POLYSILICON
VDDN = VDD_N_DIFFUSION = THINOX AND NOT P_WELL AND NOT P_PLUS VSSP = VSS_P_DIFFUSION = THINOX AND P_PLUS AND P_WELL
2.6.2Các luật về khoảng cách
Bằng việc sử dụng các lớp trừu tượng và các lớp được định nghĩa thông thường, khoảng cách của các lớp có thể được xác định. Chẳng hạn:
ND_PD_SP = NDIFF TO PDIFF SPACING = 8*LAMBDA ND_ND_SP = NDIFF TO NDIFF SPACING = 2*LAMBDA PD_PD=SP = PDIFF TO PDIFF SPACING = 2*LAMBDA CO_CO_SP = CONTACT TO CONTACT SPACING = 2*LAMBDA CO_GP_SP = CONTACT TO GATE POLY SPACING = 2*LAMBDA
2.6.3Các luật xây dựng
Các luật xây dựng được sử dụng để xây dựng các cấu trúc. Mức đầu tiên của các cấu trúc là các luật độ rộng tối thiểu. Ví dụ:
53
TH_WID = MINIMUM THINOX WIDTH = 2*LAMBDA CO_WID = MINIMUM CONTACT WIDTH = 2*LAMBDA PO_WID = MINIMUM POLYSILICON WIDTH = 2*LAMBDA
Ngoài ra, các luật mở rộng cũng có thể phải được cụ thể hóa, chẳng hạn:
GP_A_EXT = EXTENSION GATE_POLY OVER ACTIVE = 2*LAMBDA PO_CO_EXT= EXTENSION POLYSILICON OVER CONTACT = LAMBDA TH_GP_EXT=EXTENSION THINOX OVER GATE_POLY =2*LAMBDA TUB_TH_EXT=EXTENSION PTUB OVER THINOX = 3*LAMBDA PP_TH_EXT=EXTENSION PPLUS OVER THINOX = 2*LAMBDA TH_CO_EXT=EXTENSION THINOX OVER CONTACT = LAMBDA
Sử dụng các tham số này, đoạn mã giả thuật toán sau là một ví dụ dùng để xây dựng một transistor có độ dài tối thiểu và bề rộng là một biến số:
type is transistor type x,y is transistor position w is transistor width build_transistor(type, x, y, w) { l= PO_WID + 2*TH_GP_EXT build_rectangle(THINOX,x-1/2,y-w/2,x+1/2,y+w/2) if(type== N_TRANSISTOR) { wp=w+2*TUB_TH_EXT l=l+2*TUB_TH_EXT build_rectangle(PTUB,x-1/2,y-wp/2,x+1/2,y+wp/2) } else { wp=w+2*PP_TH_EXT l=l+2*PP_TH_EXT build_rectangle(PPLUS,x-1/2,y-wp/2,x+1/2,y+wp/2) } wp=w+2*GP_A_EXT l=PO_WIDTH build_rectangle(POLY,x-1/2,y-wp/2,x+1/2,y+wp/2) }
Kết quả thu được là một transistor chưa được kết nối như minh họa trong hình 2.32 [2]. Thực hiện thêm một số kết nối theo tham số hóa chúng ta thu được một transistor hồn chỉnh. Một transistor lớn hơn được minh họa với các kết nối đa cực nguồn và cực máng. Dải si-líc đa tinh thể và dải kết nối cực nguồn/cực máng cũng được minh họa. Một cấu trúc transistor thay thế được minh họa cùng với các kích thước kèm theo trong hình 2.33 [2]. Transistor này có dải si-líc đa tinh thể được giảm nhỏ bằng cách đánh đổi cho sự giảm nhỏ số kết nối cực nguồn/máng.
54 Hình 2.32 Các transistor được xây dựng theo thuật toán
55
Câu hỏi và bài tập ôn tập chương:
1. Tại sao cơng nghệ bán dẫn si-líc vẫn sẽ là một trong những công nghệ được lựa chọn phổ biến?
2. Tại sao phải sản xuất các tấm wafer từ thanh si-lic đơn tinh thể?
3. Có mấy loại phương pháp quang khắc phổ biến? So sánh ưu và nhược điểm của các phương pháp đó.
4. Khuếch tán lựa chọn là q trình như thế nào?
5. Người ta có thể thực hiện tạo tấm cực cửa trong quá trình sản xuất transistor CMOS bằng những vật liệu nào? So sánh ưu điểm của mỗi loại vật liệu đó.
6. Việc tạo giếng đơi (twin-tub) có ý nghĩa như thế nào trong cơng nghệ CMOS? 7. Việc sản xuất các cổng CMOS trên tấm đế cách ly có ý nghĩa gì?
8. Trình bày cấu trức đơn giản của một cổng MOSFET (n-MOS, p-MOS) 9. Có mấy loại transistor MOSFET?
10. Điện áp ngưỡng của transistor MOSFET phụ thuộc vào những yếu tố nào? 11. Tại sao phải tuân thủ luật thiết kế? Có những loại luật thiết kế phổ biến nào? 12. Thơng số hóa q trình là gì? Cho một ví dụ minh họa.
13. Xét một transistor n-MOS được sản xuất với các tham số sau : mật độ pha tạp trên tấm đế , mật độ pha tạp của dải polysilicon cực cửa , độ dày lớp ơ-xít cực cửa , mật độ điện tích tĩnh tại tiếp giáp ơ-xít cực cửa
. Biết ; ; ;
(@ ) ; ; ; ở điều kiện
nhiệt độ phòng ; .
a) Xác định điện áp ngưỡng khi tấm đế được nối với đất ( )
b) Xác định điện áp ngưỡng khi tấm đế được nối với điện thế , . Biết
c) Xác định loại pha tạp và lượng pha tạp kênh dẫn để transistor n-MOS có điện áp
ngưỡng . Giả thiết .
14. Xét một cấu trúc n-MOS được sản xuất với sơ đồ mạch cho trong hình. Biết hai transistor
56 a) Xác định
b) Giả sử không thể bỏ qua hiệu ứng thay đổi độ dài kênh dẫn, xác định . Biết .
57
Chương 3 : Thiết kế lơ-gíc và mạch CMOS 3.1Giới thiệu chung