Chương 3 : Thiết kế lơ-gíc và mạch CMOS
5.3 Hệ thống layout
5.3.4 Layout kí hiệu lưới ảo
Layout kí hiệu lưới ảo là một phương pháp layout kí hiệu mà vẽ dựa trên kinh nghiệm đạt được trong các hệ thống ký hiệu lưới thô, ma trận cổng, các hệ thống layout hình que, và các hệ thống khác. Về cơ bản, hệ thống tiếp cận thiết kế ở mức layout bằng cách thao tác (manipulate) các phần tử của mạch điện như các transistor và các dây dẫn ngược lại với bất cứ dạng thức nào của mô tả mặt nạ hình học. Các phần tử mạch điện vừa kể được đặt trên một lưới để tạo thuận lợi cho việc nắm bắt thiết kế dễ dàng và các cơng cụ đơn giản hóa, với khoảng cách hình học cuối cùng giữa các đường lưới được xác định bởi mật độ và sự can nhiễu của các thành phần mạch điện trong các vị trí lưới lân cận. Điều này đã dẫn đến khái niệm một lưới "ảo". Khái niệm này được minh họa với ví dụ đơn giản trong hình 5.10 (hình a). Trong minh họa, chúng ta thấy có ba đường dẫn chạy dọc ở giữa hình là các lưới ảo. Nếu sử dụng một lưới cố định kích thước 10 đơn vị, bề rộng đường dây dẫn và khoảng cách phân cách 10 đơn vị sẽ cho chúng ta một mơ tả mặt nạ trong hình b. Nếu sử dụng một lưới với khoảng cách thay đổi theo topology, thì chúng ta thu được một mơ tả mặt nạ trong hình c. Trong hình c, khối đường đứt nét là có thể trong một số bộ nén lưới ảo nhất định. Kết quả cuối cùng cho nhà thiết kế là các định vị trên lưới được thực hiện mà không cần phải quan tâm đến các luật thiết kế. Ngoài việc loại bỏ các luật thiết kế, lưới cũng được sử dụng để xác định tính kết nối của mạch theo cách tương tự trong các hệ thống thiết kế mạch. Ở đây, khái niệm một "coordinode" (nút tọa độ), được đề ra bởi Buchanan, được sử dụng để nắm bắt vị trí vật lý, tính kết nối cấu trúc, và các trạng thái hoạt động. Như cái tên của nó, một coordinode có các tính chất của một hệ tọa độ (coordinate), tức là một số vị trí xy mà cuối cùng ánh xạ (map) với bề mặt si-líc. Ngồi ra, nó có thể có một số tính chất của một nút trong một mạch điện, chẳng hạn như điệp áp, hoặc các trạng thái mô phỏng. Về mặt cấu trúc, một coordinode xác định các nút trong mạng đang được thiết kế. Trong trường hợp (ngữ cảnh) lưới ảo, một coordinode được ánh xạ tới một tập rời rạc các điểm trên lưới thay vì một tập bán liên tục của các hệ tọa độ X-Y. Các tọa độ lưới tạo thành các đường hoạt động trong một mạch điện, định ra các đường thông tin cơ bản trong và đi qua một mạch điện. Các hoán đổi hình học cục bộ được thực hiện (handle) bằng phần mềm mạnh trong việc thực hiện các tao tác hình học.
162 Một hệ thống vẽ mạch lưới ảo (a virtual grid circuit capture system) có những điểm lợi sau:
Thiết kế topology không bị ràng buộc bởi các luật thiết kế.
Thiết kế nhanh thông qua việc sử dụng các liên kết điểm.
Các thuật toán dựa trên lưới nhanh cho việc kiểm định (audit) tính kết nối, việc nén, và các q trình khác.
Khả năng cho phép các ơ tham số hóa với việc tạo ra khối hình học tự động.
Lắp ghép mô-đun phân cấp.
Mục tiêu tự nhiên cho các trình biên dịch si-líc mức cao (tự do với cấu trúc hình học).
Câu hỏi và bài tập ôn tập chương:
1. Trình bày chiến lược phân cấp trong thiết kế hệ thống VLSI.
2. Trình bày chiến lược phân chia đều đặn trong thiết kế hệ thống VLSI. 3. Trình bày chiến lược mơ-đun hóa trong thiết kế hệ thống VLSI. 4. Trình bày chiến lược cục bộ hóa trong thiết kế hệ thống VLSI.
5. Có những mức kiểm thử phổ biến nào? Vai trò của chúng trong quá trình thiết kế và sản xuất hệ thống VLSI?
6. So sánh ưu nhược điển của các kiểu thiết kế điển hình đã học.
7. Có những loại hệ thống layout phổ biến nào? Tại sao cần sử dụng những hệ thống layout trong quá trình thiết kế?
8. Xét một layout đơn giản của một mạch lơ-gic CMOS tổ hợp được cho trong hình vẽ, trong đó A-E là các đầu vào, Z là đầu ra.
a) Khôi phục lại sơ đồ mạch MOSFET thực hiện mạch b) Khôi phục lại hàm lô-gic tổ hợp được thực hiện
163 c) Sử dụng ngôn ngữ mô tả phần cứng (VHDL, Verilog, …) xây dựng thực hiện hàm tìm
164
Tài liệu tham khảo
[1]. Wayne Wolf, Modern VLSI Design: System-on-Chip Design, 3rd edition, Prentice-Hall, 2002.
[2]. N. Weste and K. Eshraghian, Principles of CMOS VLSI Design, 2nd edition, Addison
Wesley, 1993.
[3]. Ed. Wai-Kai Chen, The VLSI Handbook, Boca Raton: CRC Press LLC, 2000.
[4]. Randall L. Geiger, Phillip E. Allen, VLSI design techniques for analog and digital circuits,
McGraw-Hill, 1990.
[5]. Steven M. Rubin, Computer Aids for VLSI Design, 2nd Edition, Addison-Wesley, 1997. [6]. Stanley L. Hurst, VLSI custom microelectronics digital, analog, and mixed-signal,
Marcel Dekker, Inc., 1998.
[7]. http://sharif.edu/~hessabi/VLSI/index.html
[ 8]. http://lsiwww.epfl.ch/LSI2001/teaching/webcourse/toc.html
[9]. Naveed Sherwani, Algorithms for VLSI Physical Design Automation, 3rd edition, Kluwer Academic Publishers, 1999.
[10]. Francois Anceau et Yvan Bonnassieux, Conception des Circuits VLSI du composant au
systeme, Dunod, 2007.
[11]. Dr. S. Ramachandran, Digital VLSI System Design, Springer, 2007.
[12]. Neil H. E. Weste and David Harris, CMOS VLSI Design: A Circuits and Systems
Perspective, third edition, Pearson Education, Inc., 2005.
[13]. Wayne Wolf, Modern VLSI Design: IP-based Design, fourth edition, Prentice Hall, 2009.