DIV nguồn (Unsigned Divide)
1: Chế độ ưu tiên cố định đặc biệt (Chế độ ưu tiên vòng cố định)
(Chế độ ưu tiên vịng cố định) 0: Khơng phải chế độ ưu tiên cố định đặc biệt (chế độ khác) 0x: Mode không đệm 10: 8259 thợ – mode đệm 11: 8259 chủ – mode đệm 1: EOI tự động 1: Mode 8088/x86 0: Mode MCS, 8080/8085 A0
được phục vụ xong thì chương trình con phục vụ ngắt phải có lệnh kết thúc yêu cầu ngắt (EOF) đặt trước lệnh (IRET) trở về để đưa đến cho mạch PIC chủ.
Khi bit SFNM = 0 thì chế độ ưu tiên cố định được chọn (IRQ0: mức ưu tiên cao nhất, …, IRQ7: mức ưu tiên thấp nhất). Thực ra đối với mạch 8259 nếu khơng dùng ICW4 thì chế độ này được chọn như là ngầm định. Trong chế độ ưu tiên cố định, tại một thời điểm chỉ có một yêu cầu ngắt i được phục vụ (bit ISRi = 1), lúc này tất cả các yêu cầu ngắt khác với mức ưu tiên thấp hơn đều bị cấm và các yêu cầu ngắt khác với mức ưu tiên cao hơn có thể ngắt yêu cầu ngắt khác với mức ưu tiên thấp hơn.
Bit BUF (Buffer): Cho phép định nghĩa mạch 8259 để làm việc với CPU trong trường hợp có đệm hoặc khơng có đệm nối với bus hệ thống. Khi BUF = 1: 8259 làm việc ở chế độ có đệm bus, bit M/S = 1/0 cho phép ta chọn mạch 8259 để làm việc ở chế độ chủ/thợ (Master/Slave). SP/EN trở thành đầu ra cho phép mở đệm bus để PIC 8259 và CPU thông với bus hệ thống.
Bit AEOI (Automatic End Of Interrupt): Cho phép chọn cách kết thúc yêu cầu ngắt tự động.
o AEOF = 1 thì 8259 tự động xố ISRi = 0 khi xung INTA cuối cùng chuyển lên mức cao mà không làm thay đổi thứ tự ưu tiên.
o Ngược lại, khi ta chọn cách kết thúc yêu cầu ngắt thường (AEOF = 0) thì chương trình con phục vụ ngắt phải có thêm lệnh EOI đặt trước lệnh IRET để kết thúc cho 8259.
Những vấn đề liên quan đến chế độ ưu tiên và kết thúc yêu cầu ngắt cịn được nói thêm trong phần giới thiệu về các thanh ghi từ điều khiển hoạt động.
ii, Các từ điều khiển hoạt động:
Các từ điều khiển hoạt động OCWi sẽ quyết định 8259 hoạt động như thế nào sau khi nó đã được khởi đầu bằng các từ điều khiển khởi đầu ICWi. Tất cả các từ điều khiển hoạt động sẽ được ghi vào các thanh ghi trong PIC khi A0 = 0, trừ OCW1 được hi khi A0 = 1 (chỉ số các thanh ghi và địa chỉ là ngược lại với các thành ghi điều khiển khởi đầu).
• OCW1
Thanh ghi này để ghi các bit mặt nạ vào thanh ghi mặt nạ ngắt IMR. Khi một bit mặt nạ nào đó của thanh ghi IMR được lập thì yêu cầu ngắt tương ứng với mặt nạ đó sẽ khơng được 8259 nhận biết nữa (bị che). Từ điều khiển này phải được (ghi) đưa đến 8259 ngay sau khi các từ điều khiển khởi đầu ICWi được ghi vào 8259 để cho các lối vào yêu cầu ngắt
IRTQi muốn đáp ứng. Ta cũng có thể đọc lại IMR bất kỳ lúc nào để xác định tình trạng mặt nạ ngắt hiện tại (có nghĩa, kiểm tra xem trong thời điểm hiện tại yêu cầu ngắt nào được phép, yêu cầu ngắt nào bị che).
Hình vẽ: Thanh ghi hoạt động OCW1
D7 D6 D5 D4 D3 D2 D1 D0
Mặt nạ ngắt tại các yêu cầu ngắt