Chọn và cấu hỡnh thời gian cần thiế t.

Một phần của tài liệu Thiết kế bộ điều khiển PID số trên nền vi điều khiển PIC năm 2014 (Trang 82 - 83)

Module chuyển đổi tương tự sang số (A/D) cú 10 đầu vào trong thiết bị 28 chõn và

cú 13 đầu vào trong thiết bị 40/44 chõn . Chế độ này cho phộp trao đổi tớn hiệ u tương

tự đầu vào tương đương với 10 bit số. Module cú năm thanh ghi:

• A/D Thanh ghi kết quả cao (ADRESH) • A/D Thanh ghi kết quả thấp (ADRESL) • A/D Thanh ghi điều khiển 0 (ADCON0) • A/D Thanh ghi kết quả thấp 1 (ADCON1) • A/D Thanh ghi điều khiển 2 (ADCON2)

Thanh ghi ADCON0 trong thanh ghi 19-1, điều khiển hoạt động của module A/D.

Thanh ghi ADCON1 trong thanh ghi 19-2,cấu hỡnh chức năng của cỏc chõn ở cổng.

Thanh ghi ADCON2 chỉ ra trong thanh ghi 19-3, cấu hỡnh cho nguồn xung A/D ,

phần mền sẽ thu thập thời gian và hiệu chỉnh.

Thanh ghi ADCON0

bit 7-6 Unimplemented: mang giỏ trị ‘0’

bit 5-2 CHS3:CHS0: bit lựa chọn kenh tương tự 0000 = Channel 0 (AN0) 0001 = Channel 1 (AN1) 0010 = Channel 2 (AN2) 0011 = Channel 3 (AN3) 0100 = Channel 4 (AN4) 0101 = Channel 5 (AN5) (1,2) 0110 = Channel 6 (AN6) (1,2) 0111 = Channel 7 (AN7)(1,2) 1000 = Channel 8 (AN8)

1001 = Channel 9 (AN9) 1010 = Channel 10 (AN10) 1011 = Channel 11 (AN11) 1100 = Channel 12 (AN12) 1101 = Khụng xỏc định(2)

PhạmVănCường-Hồng VănQũn.Lớp ĐKTĐ1-K49

50

ViđiềukhiểnPic iểnPic

1110 = Khụng xỏc định (2) 1111 = Khụng xỏc định (2)

bit 1 GO/DONE: A/D trạng thỏi bit chuyển đổi Khi

bit ADON = 1:

1 = A/D đang trong quỏ trỡnh chuyển đổi. 0 = A/D Idle

bit 0 ADON: bit hoạt động A/D

1 = A/D Module chuyển đổi được cho phộp. 0 = A/D Module chuyển đổi khụng cho phộp .

Thanh ghi ADCON1

bit 7-6 Unimplemented: mang giỏ trị ‘0’

bit 5 VCFG1: Bit cấu hỡnh điện ỏp chuẩn (VREF- source) 1 = VREF- (AN2)

0 = VSS

bit 4 VCFG0: bit cấu hỡnh điờn ỏp chuẩn (VREF+ source) 1 = VREF+ (AN3)

0 = VDD

Thanh ghi ADCON2

PhạmVănCường-Hồng VănQũn.Lớp ĐKTĐ1-K49

51

ViđiềukhiểnPic iểnPic

bit 7 ADFM: bit chọn định dạng cho A/D 1 = Căn chỉnh bờn phải

0 = Căn chỉnh bờn trỏi

bit 6 Unimplementedõnmng giỏ trị ‘0’

bit 5-3 ACQT2:ACQT0:bit lựa chịn thời gian thu nhận A/D 111 = 20 TAD 110 = 16 TAD 101 = 12 TAD 100 = 8 TAD 011 = 6 TAD 010 = 4 TAD 001 = 2 TAD 000 = 0 TAD

bit 2-0 ADCS2:ADCS0: bớt lựa chọn xung chuyển đổi A/D 111 = FRC ( xung dẫn xuất từ bộ dao động A/D RC ) 110 = FOSC/64 101 = FOSC/16 100 = FOSC/4 011 = FRC 010 = FOSC/32 001 = FOSC/8 000 = FOSC/2

Điện ỏp chuẩn tương tự được chọn bởi phần mềm là một trong hai mức t ớch cưc

của thiết bị cung cấp điện ỏp là tớch cực dương và tớch cực õm (VDD và VSS ), hoặc

mức điện ỏp trờn cỏc RA3/AN3/ VREF+ và cỏc chõn RA2/AN2/VREF-/CVRE F .

Bộ biến đổi tương tự số A/D cú đặc điểm là cú thể hoạt động khi thiết bị ở chế độ

Sleep . Hoạt động trong chế đụ Sleep, xung nhịp chuyển đổi A/D cú thể đượ c lấy từ

bộ dao động RC bờn ngồi của bộ chuyển đổi A/D.

Đầu ra của mẫu và giỏ trị giữ được lấy từ đõu vào của bộ chuyển đổi, mà nú đưa ra

thụng qua việc lấy xấp xỉ.

Mụt thiết bị được reset thỡ buộc phải reset tất cả cỏc thanh ghi trạng thỏi của nú

.Khi module A/D module bị tắt và bất cứ quỏ trỡnh chuyển đổi nào cũng bị bỏ . Mỗi

cổng được nối với bộ biến đổi A/D cú thể cấu hỡnh như một đầu vào tương t ự hoặc

như cổng và ra số. Thanh ghi ADRESH và thanh ghi ADRESL chứa kết quả của

chuyển đổi A/D.Khi chuyển đổi A/D hồn thành kết quả được nạp vào cặp th anh ghi

ADRESH:ADRESL ,bit GO/DONE ( thanh ghi ADCON0 ) được xúa và bit

cờ ngắt

A/D ( ADIF) được set. Sơ đồ khối của module trong hỡnh 19-1.

Yờu cầu khi sử dụng bộ thu nhận A/D

Đối với bộ A/D để đảm bảo độ chớnh xỏc tụ nạp điờn phải được cho phộp n ạp đầy

mức điện ỏp đầu vào . Module vào tương tự trong hỡnh 19-3. Trở khỏng nguồn (RS)

và trở khỏng bờn trong cụng tắc lấy mẫu (RSS) ảnh hưởng trực tiếp đến thời g ian nạp

CHOLD. Trở khỏng trờn cỏc cụng tắc lấy mẫu (RSS) thay đổi khỏc nhau tr ờn thiết

điờn ỏp khỏc nhau (VDD). Trở khỏng nguồn ảnh hưởng trực tiếp đến điện ỏp offset (

điện ỏp lệch) ở đầu vào tương tự (rũ điện trờn chõn ). Giỏ trị trở khỏng lớn n hất cho

phộp của nguồn tương tự là 2.5 kΩ . Sau khi kờnh đầu vào tương tự được chọ n ( thay

PhạmVănCường -HồngVănQũn.Lớp ĐKTĐ1-K49

52

Viđiềukhiển Pic iển Pic

đổi ), kờnh này phải lấy mẫu trong thời gian nhỏ nhất yờu cầu trước khi bắt đầu chuyển

đổi .

Tớnh toỏn thời gian nhỏ nhất yờu cầu To calculate the minimum acquisitio n time,

Cụng thức 19-1 cú thể được sử dụng . Trong cụng thức này cho rằng 1/2 bit cú trọng

số lớn ( LSb error ) được sử dụng (1024 bước cho A/D). 1/2 bit cú trọng số lớ n lỗi là

lỗi lớn nhất cho phộp của A/D đỏp ứng độ phõn giải đĩ định . Vớ dụ 19-3 chỉ ra cỏch

tớnh thời gian bộ nhất cần thiết TACQ. Tớnh toỏn này dựa trờn cỏc giả thiết t hụng số hệ thống sau: − CHOLD = 25 pF − Rs = 2.5 kΩ − Conversion Error ≤ 1/2 LSb − VDD =5V → Rss = 2 kΩ

− Temperature = 85°C (system max.)

Một phần của tài liệu Thiết kế bộ điều khiển PID số trên nền vi điều khiển PIC năm 2014 (Trang 82 - 83)