Bộnhớ dữ liệu EEPROM (Data EEPROM Memory)
1.2.4. Cổng vào ra (I/O Port)
Như đĩ tỡm hiểu cấu trỳc chõn Pic18F4520 loại PDIP chỳng ta biết cú t ất cả 5
cổng vào ra PortA, PortB, Port C, PortD, PortE. Việc sử dụng lựa chọn cỏ c cổng
vào ra này phụ thuộc nhiều vào cỏc ứng dụng và thiết bị ngoại vi. Mỗi cổ ng này
đềugồmbathanh ghihoạtđộngchớnhđúlà:
− ThanhghiTRIS(thanhghidữliệucúhướng)
− Thanhghicủachớnhcỏccổng(PORTregister)
− ThanhghiLAT(thanhghichốtdữliệu)
PORTA,TRISAandLATA Registers
Port A là cổng vào ra hai hướng 8 bit. Thanh ghi TRISA dựng điều k
hiển dữ
liệucú hướng.Khi bitTRISA(=1)thỡtươngứngcỏcchõnPortAlàđầuvào, ngược
lại (=0) tương ứng cỏc chõn Port A là đầu ra.. Thanh ghi LATA kiểm so
ỏt hoạt
động đọc viết hiệu chỉnh của Port A. Cụ thểchức năng cỏc chõn của cổng này đĩ
núichitiếtởcấutrỳcchõncủaviđiều khiển.
PORTB,TRISBandLATBRegisters PORTC,TRISCandLATC Registers PORTD,TRISDandLATDRegisters
Vềcơ bảnPort B, PortC,PortD cú nguyờn tắchoạtđộng giốngPortA.
Cũn cỏc
chức năng cơ bản khỏc trong sơ đồ chõn phần cứng đĩ giải thớch cụ thể.
Riờng
PortD cú thờm sự đặc biệt do nú cú thể chuyển tiếp thành cổng song so
ng phụ
thuộc(PSP).
PORTE,TRISEandLATERegisters
Port E cú độ rộng4 bit cỏc chõnchỳng ta đĩ tỡm hiểu ở trờn.Hoạt độn g thanh
ghiTRISEcũngtươngtựnhưcỏcthanhghicú cựngchứcnăngở cỏccổng khỏc.
PhạmVănCường- HồngVănQũn.Lớp ĐKTĐ1-K49
32
Viđiều khiểnPic iểnPic
bit7(IBF):bitbỏotrạngthỏiđầuvàobộđệmđầy.
−Giỏtrị1:MộttừđĩđượcnhõnvàđangchờCPUđọc. −Giỏtrị0:Khụngnhậnmộttừnào.
bit6(OBF):bitbỏotrạngthỏiđầurabộđệmđầy
−Giỏtrị1:đầu rabộđệmvẫngiữdểviếtmộttừtrước đú.. −Giỏtrị0:Đầu rabộđiệmđĩ đọc.
bit5(IBOV):bitlựachọnkiểmtra dũtrànđầuvàobộđệm
−Giỏ trị 1:xảy ra hoạt động viết khi mà một từ trước đú ở bộ đệ
m chưa
đượcđọc(cầnxoỏbởiphầnmềm)
−Giỏtrị0:Khụngxảyratràn.
bit4(PSPMODE): bitlựachonkiểuchocổngPSP
−Giỏtrị1:hoạtđộngcổngPSP
−Giỏtrị0:hoạtđộngnhưcổngvàorathụngthường. bit3(Unimplemented):manggiỏtrị‘0’
bit2(TRISE2):bớtđiềukhiểnhướngchoRE2 −Giỏtrị1:đầu vào
−Giỏtrị0:đầura
bit1(TRISE1):bớtđiềukhiểnhướngchoRE1 − Giỏtrị 1:đầuvào
− Giỏtrị 0:đầura
bit0(TRISE0):bớtđiềukhiểnhướngchoRE0 − Giỏtrị 1:đầuvào
− Giỏtrị 0:đầura
ParallelSlavePort(PSP)
Đõy cú thểcoi làsự thờmchức năngcủa cỏccổng vào ra núichung. PS
P được
chuyển đổi từ cỏc chõn PortD. PSP được điều khiển bởi 4 bit cao của th
anh ghi
TRISE. Trong đú TRISE<4>-PSPMODE coi là bớt diều khiển cổng. PS
P cũng
được tăng cường modul CCP nú cú thể là giao diện cú hướng tới một
vi điều
khiển8bit.