Trong quy trình oxi hóa nhiệt có 2 phƣơng pháp là: oxi hóa khơ và oxi hóa ƣớt. Oxi hóa khơ đƣợc thể hiện qua phƣơng trình sau:
(2.2)
Oxi sẽ khuếch tán thông qua lớp SiO2 đƣợc tạo ra. Vì vậy với quá trình này sẽ khơng đạt đƣợc trạng thái bão hịa về độ dày của lớp SiO2 mặc dù tốc độ phát triển lớp SiO2 đƣợc làm chậm lại và khi đó độ dày này càng tăng. Khi bắt đầu, bề dày lớp SiO2 hình thành sẽ tỉ lệ với thời gian oxi hóa. Nhƣng khi đạt đến bề dày cao hơn (>1m), sự phát triển lớp oxít sẽ tỷ lệ với căn bậc hai của thời gian. Một lớp SiO2 hình thành sẽ cần một lớp silic bằng khoảng 44% bề dày của nó. Nhƣ vậy cứ 1 nm Si sau khi oxi hóa hình thành 1 lớp SiO2 dày khoảng 2.2 nm.
Q trình oxi hóa ƣớt đƣợc thể hiện qua phản ứng sau:
(2.3)
Cơ cấu một một lị oxi hóa nhiệt cơ bản bao gồm một lị nhiệt điện trở, một ống thạch anh hình trụ chứa những wafer silic đƣợc giữ thẳng đứng trong thuyền thạch anh có xẻ rãnh, và nguồn khí oxi hoặc hơi nƣớc. Q trình oxi hóa nhiệt chia làm 3 giai đoạn: gia nhiệt, oxi hóa và hạ nhiệt độ.
Hình 2.6: Cơ cấu một lị oxi hóa nhiệt
Tiến hành oxi hóa wafer bằng lị oxi hóa PEO 601.
Hình 2.7: Thiết bị oxi hóa PEO 601 của PTN CNNN được sử dụng để oxi hóa đế SOI, làm mỏng lớp Si từ 1000 nm về 100 nm, thích hợp cho việc chế tạo cảm biến
sợi nano Si.
Giản đồ q trình gia nhiệt của thiết bị oxi hóa PEO 601 đƣợc thể hiện ở Hình 2.8
Hình 2.8: Giản đồ nhiệt q trình oxi hóa của thiết bị oxi hóa PEO 601.
Q trình làm việc của máy gồm các bƣớc chính sau đây:
Buớc 2: Gia nhiệt từ 6000C đến 8000C: 15 phút.
Bƣớc 3: Gia nhiệt từ 8000C đến 10500C: 45 phút.
Bƣớc 4: Oxi hóa ở 10500C: 240 phút.
Buớc 5: Giảm từ 10000C xuống đến 5000C trong vịng 99 phút.
Sau khi q trình oxi hóa kết thúc, đem mẫu đi đo bề dày lớp SiO2 tạo thành bằng máy đo Ellipsometer (Hình 2.9).
Hình 2.9: Máy Ellipsometer sử dụng để đo độ dày màng mỏng SiO2 tạo ra trên đế SOI.
Kết quả sau lần oxi hóa đầu tiên, bề dày lớp SiO2 hình thành là 644 nm.
Hình 2.10: Kết quả đo bề dày lớp SiO2 tạo thành sau khi oxi hóa lần một bằng máy Ellipsometer
Sau khi oxi hóa, tiến hành ăn mịn lớp SiO2 bằng dung dịch BHF 7:1. Wafer trong đƣợc ngâm trong dung dịch BHF cho đến khi bề mặt wafer chuyển từ trạng thái dính ƣớt sang trạng thái trơn tuột nƣớc. Rửa sạch wafer bằng nƣớc DI, sau đó làm khơ bằng súng hơi N2 và quay khô bằng máy quay li tâm với tốc độ 3000 vịng/phút. Sau khi oxi hóa lần đầu và ăn mịn lớp SiO2 đã tạo ra xong thì bề dày lớp đơn tinh thể Si còn lại khoảng 710 nm, để đạt đƣợc bề dày lớp Si là 100nm, tiếp tục tiến hành quy trình oxi hóa bề mặt wafer và ăn mịn lớp Si đã bị oxi hóa trong dung dịch BHF.
Oxi hóa wafer lần 2 với thơng số giống nhƣ oxi hóa lần đầu tiên. Kết quả đo bề dày lớp SiO2 bằng máy đo Ellipsometer nhƣ sau:
Bề dày lớp SiO2 là 588 nm.
Tiếp tục ăn mịn lớp SiO2 sau lần oxi hóa thứ 2 bằng dung dịch BHF giống nhƣ sau lần oxi hóa đầu tiên. Qua 2 lần oxi hóa và ăn mịn, bề dày lớp Si còn lại là 442 nm. Tiến hành oxi hóa wafer lần 3 với các thông số nhƣ sau:
Bƣớc 1: Gia nhiệt từ nhiệt độ phòng đến 6000 C : 15 phút.
Buớc 2: Gia nhiệt từ 6000C đến 8000C: 15 phút.
Bƣớc 3: Gia nhiệt từ 8000C đến 10500C: 45 phút.
Bƣớc 4: Oxi hóa ở 10500C: 180 phút.
Buớc 5: Giảm từ 10000C xuống đến 5000C trong vòng 99 phút. Các thông số khác của máy không thay đổi và giống nhƣ 2 lần oxi hóa đầu tiên.
Sau lần oxi hóa thứ 3, bề dày lớp SiO2 hình thành đo đƣợc là 464 nm. Tiếp tục ăn mòn lớp silic oxide bằng dung dịch BHF 7:1. Tiến hành oxi hóa wafer lần cuối để tạo một lớp SiO2 làm mặt nạ che cho quy trình pha tạp Phospho ở điện cực ở bƣớc tiếp theo. Thơng số oxi hóa lần cuối nhƣ sau:
Bƣớc 1: Gia nhiệt từ nhiệt độ phòng đến 6000 C: 15 phút.
Buớc 2: Gia nhiệt từ 6000C đến 8000C: 15 phút.
Bƣớc 3: Gia nhiệt từ 8000C đến 10500C: 45 phút.
Bƣớc 4: Oxi hóa ở 10500C: 120 phút.
Buớc 5: Giảm từ 10000C xuống đến 5000C trong vòng 99 phút.
Bề dày lớp SiO2 tạo thành ở lần oxi hóa cuối cùng này là 300 nm. Lớp silic oxide này đƣợc sử dụng làm mặt nạ cho quá trình pha tạp điện cực (cấy ion Bo) để tạo
các vùng điện cực có nồng độ pha tạp cao (5.1018 ion/cm3), cho phép tạo các tiếp xúc Ohmic sau này.
2.1.2.3 Pha tạp Boron
Đối với wafer SOI mà nhóm chúng tơi đang sử có lớp Si trên cùng là lớp Si đơn tinh thể đã đƣợc Hãng sản xuất pha tạp Bo với nồng độ hạt tải là 1015 nên bản thân lớp Si này là một bán dẫn loại p. Tuy nhiên để chế tạo đƣợc cảm biến FET thì chúng tơi cần pha tạp Bo với nồng độ hạt tải vào khoảng 5.1018 ion/cm3 ở vùng điện cực (vùng p++).
Do hiện nay PTN CNNN chƣa có thiết bị chuyên dụng để pha tạp cho vật liệu bán dẫn, nên bƣớc pha tạp này đƣợc TS. Tống Duy Hiển thực hiện tại Viện nghiên cứu MESA+ Đại học Twente, Hà Lan.
Hình 2.11: Pha tạp Bo vùng điện cực
2.1.2.4 Tạo sợi Si
Để tạo sợi Si, ta tiến hành quy trình quang khắc để làm mặt nạ che phủ cho bƣớc ăn mòn bề mặt Si để tạo sợi Si nhƣ mong muốn.
Hình 2.12: Các bước tạo sợi Si
2.1.2.4a Quang khắc
Đầu tiên ta làm sạch wafer.
- Phủ lớp primer HMDS tạo độ kết dính giữa wafer với chất cảm quang, thông số phủ của máy spinner 6RC đƣợc thiết đặt nhƣ đã đề cập phần trên.
- Tiếp theo, phủ lớp chất cảm quang cũng với thông số phủ quay nhƣ trên. - Nung nhiệt ở nhiệt độ 950C trong 1 phút.
- Chiếu UV bằng máy mask aligner MJB4 với chế độ chiếu là “ hard-contact” và thời gian chiếu là 4,5 s.
- Tiếp tục nung nhiệt wafer ở nhiệt độ 1200C trong 1 phút.
- Sau đó đem ngâm wafer trong dung dịch tráng rửa ảnh trong vòng 50s, rồi rửa sạch bằng nƣớc DI.
- Tiếp tục nung nhiệt wafer ở thiết bị hot plate ở nhiệt độ 1200C trong 5 phút. Ở bƣớc ăn mịn tạo sợi Si này khơng nên hard-bake wafer với thời gian lâu vì nhƣ vậy lớp photoresist sẽ bị co lại dẫn đến sợi Si tạo ra không đẹp và không đúng kích thƣớc cần chế tạo.
Ta có ảnh của sợi Si sau quy trình quang khắc chụp bằng kính hiển vi kim loại học GX51:
Hình 2.13: Hình ảnh chụp bằng kính hiển vi quang học của cảm biến có một sợi Si. Sợi có chiều ngang khoảng 2 µm, chiều dài thay đổi (tùy loại chip) từ 14 µm-40 µm
Hình 2.14: Hình ảnh chụp bằng kính hiển vi quang học của cảm biến có ba sợi Si. Sợi có chiều ngang khoảng 2 µm, chiều dài thay đổi (tùy loại chip) từ 14 µm-40 µm
Hình 2.15: Hình ảnh chụp bằng kính hiển vi quang học của cảm biến có 4 sợi Si. Sợi có chiều ngang khoảng 2 µm, chiều dài thay đổi (tùy loại chip) từ 14 µm-40 µm
Hình 2.16: Hình ảnh chụp bằng kính hiển vi quang học của cảm biến, trên đó có 3 vùng chứa sợi. Mỗi vùng có 3 sợi, 4 sợi và 5 sợi. Sợi có chiều ngang khoảng 2 µm,
chiều dài thay đổi (tùy loại chip) từ 14 µm-40 µm
2.1.2.4b Ăn mịn khơ tạo sợi Si
Sau khi thực hiện công nghệ quang khắc, chúng tôi thu đƣợc các định dạng sợi nano trên lớp resist. Lớp resist này đƣợc sử dụng làm mask để ăn mòn xuống lớp đơn tinh thể Si, tạo sợi Si. Bình thƣờng bƣớc này đƣợc thực hiện trên thiết bị RIE (Reaction Ion Etching- Oxford 80+ của PTN CNNN). Tuy nhiên trong quá trình thực hiện luận văn này, thiết bị nói trên bị hỏng, do đó chúng tơi sử dụng thiết bị khác là DRIE (Deep Reaction Ion Etching- SAMCO) để ăn mòn lớp Si. Tuy nhiên hệ DRIE ăn mòn Si với tốc độ rất nhanh, thích hợp cho việc ăn mịn sâu. Do đó các thơng số của hệ đã đƣợc tối ƣu lại để thích hợp cho việc ăn mòn lớp Si rất mỏng chỉ cỡ 100nm của chúng tôi.
Các thông số kĩ thuật đƣợc tối ƣu cho hệ DRIE để ăn mòn lớp Si có độ dày 100nm nhƣ sau:
- Áp suất buồng: 6.05 Pa. - Lƣu lƣợng khí SF6: 150 sccm
- Cơng suất RF: Bias: 15W, ICP: 150W. - Thời gian ăn mịn 30s.
Sau khi kết thúc bƣớc DRIE, chúng tơi ngâm wafer trong aceton trong thời gian 10 phút để tẩy lớp cảm quang. Sau đó rửa bằng nƣớc DI rồi ngâm trong piranha 15 phút để loại bỏ hoàn toàn lớp resist. Tiếp tục rửa wafer bằng nƣớc DI và quay khô bằng máy quay li tâm. Chuẩn bị cho bƣớc tiếp theo tạo back gate.
2.1.2.5 Tạo back gate
Quy trình quang khắc mở cửa sổ ăn mịn back gate đƣợc thực hiện giống nhƣ quy trình quang khắc ở bƣớc tạo sợi Si. Điểm khác biệt duy nhất là ở bƣớc này ta sử dụng mask 4 để chiếu UV.
Ăn mòn SiO2 để tạo tiếp xúc backgate từ phía trên của wafer: ngâm wafer trong dung dịch BHF trong 20 phút để ăn mịn qua lớp SiO2 có độ dày 1000 nm. Sau đó rửa bằng nƣớc DI rồi ngâm trong aceton đê tẩy lớp cảm quang. Tiếp tục rửa wafer bằng nƣớc DI và quay khô li tâm.
Trƣớc khi tiến hành phủ điện cực Pt/Ti để làm đƣờng dẫn ra mạch ngoài cho sợi Si, chúng tôi tiến hành một bƣớc quang khắc với mask 3 để mở cửa sổ cho các điện cực. Quy trình quang khắc đƣợc tiến hành tƣơng tự nhƣ trên.
Bƣớc tạo điện cực đƣợc thực hiện bằng hệ phún xạ UNIVEX 350. Vật liệu điện cực là platin với độ dày 150nm, sử dụng lớp bám dính Ti có độ dày 10nm.
Wafer đƣợc đặt trên giá đặt mẫu (substrate holder) hình trịn với mặt dƣới hƣớng lên trên. Đế này có thể quay xung quanh trục khi thực hiện quá trình phún xạ để thu đƣợc lớp màng có độ đồng đều. Bia có tấm che (shutter) có tác dụng trong quá trình tiền phún xạ (pre-sputtering) để làm sạch bia. Hệ magnetron sử dụng là hệ cân bằng. Điều đặt biệt trong cấu hình của hệ phún xạ này là anốt đƣợc đặt sát bia (catốt) thay vì đƣợc đặt đối diện (thƣờng là phía sau đế) nhƣ trong các hệ phún xạ khác.
Hình 2.18: Hệ phún xạ UNIVEX 350 tại PTN CNNN được sử dụng để chế tạo điện cực cho các đơn sợi Si.
Sau khi kết thúc quá trình phún xạ, ngâm wafer trong aceton 3h để liff-off kim loại vừa phủ. Ở phần nào có chất cảm quang thì kim loại sẽ bị rửa trơi đi, cịn ở phần khơng có chất cảm quang thì kim loại bám dính lên bề mặt wafer làm điện cực của FET. Sau khi liff- off, rửa sạch wafer bằng nƣớc DI và quay khô bằng máy quay li tâm.
Hình 2.19: Các bước thực hiện đểchế tạo điện cực điện Pt/Ti cho các sợi Si. Tiếp theo là tạo lớp cách điện SiO2 cho các điện cực này. Với cấu trúc này, chỉ phần sợi
Si là tiếp xúc với dung dịch trong các bước đo đạc sau này cịn lại tồn bộ bề mặt của chip được phủ bởi lớp cách điện SiO2
2.1.2.7 Tạo tiếp xúc thuần trở (ohimic- contact)
Mục đích gia nhiệt nhanh để tạo mối liên kết Ohmic (ohmic contact) giữa vật liệu bán dẫn (sợi Si) và kim loại (đƣờng dẫn Pt/Ti).
Trƣớc khi gia nhiệt ngâm wafer trong dung dịch aceton để làm sạch bề mặt wafer, sau đó rửa bằng nƣớc DI và quay khơ.
Tiếp theo tiến hành gia nhiệt nhanh trong môi trƣờng N2 với quy trình nhƣ sau: - Gia nhiệt từ nhiệt độ phòng lên 6000C trong 30 s và giữ ở nhiệt độ đó 1 phút. - Gia nhiệt từ 6000C lên 8000C trong 30 s và giữ ở nhiệt độ đó trong 1 phút. - Sau đó giảm nhanh về nhiệt độ phịng và lấy mẫu ra.
Bƣớc chế tạo này là bƣớc cuối cùng trong qui trình chế tạo transistor hiệu ứng trƣờng dùng sợi Si làm kênh dẫn. Hình ảnh của một wafer trong đó có chứa các chip sợi Si đƣợc trình bày trong Hình 2.20.
Hình 2.20: Wafer trong đó có chứa các chip sợi Si sau khi kết thúc qui trình chế tạo.
2.2 Phƣơng pháp chức năng hóa bề mặt
Sau khi hoàn thành các bƣớc chế tạo. Chúng tôi thu đƣợc các cấu trúc Si W FET. Tuy nhiên để có thể sử dụng các linh kiện này làm cảm biến phát hiện một đối tƣợng sinh học nào đó thì bề mặt sợi Si phải đƣợc chức năng hóa bề mặt (surface modification), cho phép sợi Si sẽ bắt đặc hiệu với chất cần phát hiện (xem thêm Hình 1.2 về ngun lí hoạt động của cảm biến loại này).
Mặc dù các cảm biến sinh học hiệu ứng trƣờng dựa trên cấu trúc sợi rất nhạy với môi trƣờng xung quanh nhƣng bản thân chúng không sở hữu những thuộc tính nhận diện các phân tử mục tiêu. Do đó ta phải biến đổi bề mặt sợi để có thể nhận diện đặc hiệu các phân tử mục tiêu. Tính đặc hiệu này có đƣợc nhờ việc gắn các nhóm chức nhận diện trên bề mặt của sợi. Hiện nay trên thế giới có nhiều cách khác nhau để chức năng hóa bề mặt sợi mà vẫn đảm bảo đƣợc mọi tính chất của vật liệu cảm biến nhƣ là: tƣơng tác hấp thụ, quang hóa, hấp thụ tĩnh điện, gắn kết cộng hóa trị… Do đó, yêu cầu đặt ra là làm sao chúng ta có thể gắn các kháng nguyên cần thiết đó là các protein gồm các amino axit liên kết lại với nhau nên chứa gốc amin NH2 và nhóm –COOH lên sợi Silic của chúng ta.
Tuy nhiên, phƣơng pháp gắn kết cộng hóa trị là phù hợp với việc cố định thụ thể của cảm biến sinh học sợi Si. Mục đích chính của việc thay đổi bề mặt là sự hình thành liên kết cộng hóa trị giữa silicon – carbon. Có hai cách chức năng hóa bề mặt thƣờng đƣợc sử dụng: phƣơng pháp silane hóa trên bề mặt SiO2 tự nhiên và phƣơng pháp tạo liên kết H trên bề mặt Silic nguyên chất.
Theo các kết quả cơng bố bởi các nhóm nghiên cứu khác cho thấy là bề mặt Si cho phép thụ động hóa các receptor tốt hơn bề mặt SiO2 nhƣng để phù hợp với điều kiện của phịng thí nghiệm hiện nay, chúng tơi đã sử dụng phƣơng pháp silane hóa trên bề mặt SiO2 tự nhiên để hoạt hóa bề mặt FET sợi Si.
2.2.1 Vật liệu, hóa chất cần thiết
- 3-glycidoxypropyl trimethoxysilane (GPTS) đƣợc mua từ Sigma-Aldrich - Fluorescein-Lens culinaris agglutinin (F-LCA) đƣợc mua từ Vector Lab
- Alpha-fetoprotein (AFP) và kháng thể đơn dòng của AFP đƣợc mua từ Insight Genomics
Một số hóa chất khác đƣợc mua từ Merck:
- Acetone: công thức phân tử (CH3)2CO; khối lƣợng phân tử 50,08 g/mol; khối lƣợng riêng 0,7925 kg/l.
- Axit sunfuric: công thức phân tử H2SO4; khối lƣợng phân tử 98,08 g/mol; khối lƣợng riêng 1,84 kg/l.
- Hydrogen peroxide: công thức phân tử H2O2; khối lƣợng phân tử 34,0147 g/mol; khối lƣợng riêng 1,463 kg/l.
- Toluene 98%.
- Dung dịch 0.1X PBS (pH 7.4).
2.2.1.1 Biomarker
Biomarker là phân tử sinh học chỉ thị mang dấu hiệu cho một bệnh, một chất, một trạng thái sinh học nào đó hoặc một trạng thái bệnh tật đƣợc biển hiện qua biomarker. Việc ghi nhận các biomarker là thực sự cần thiết để tầm soát bệnh và đánh giá bệnh tật.
Biomarker Alpha-fetoprotein (AFP): AFP là một glycoprotein gồm 591 aa và một nửa hydrocarbon, đƣợc mã hóa bởi AFP gene. Trong cấu trúc của protein AFP có một vùng peptide hoạt động mang tính chất nhƣ một kháng nguyên ung thƣ (anti-