Hình 3.13 Kết quả kiểm tra LVS_INT Hình 3.14 Kết quả kiểm tra DRC_INT
Hình 3.15 Kết quả kiểm tra LVS_tapeout Hình 3.16 Kết quả kiểm tra DRCtapeout
Hình 3.17 Kết quả kiểm tra DRC_DP colored tapeout
3.3 Mạch khuếch đại vi sai
Mạch khuếch đại vi sai có nhiệm vụ nhận điện áp VCM từ mạch điều khiển tín hiệu đầu ra và điều chỉnh VBP để điều chỉnh dòng trong mạch điều khiển tín hiệu đầu ra, nhằm mục đích ổn định tín hiệu. Mạch khuếch đại vi sai và mạch điều khiển tín hiệu đầu ra lúc này tạo thành một hệ thống hồi tiếp âm.
3.3.1 Ý tưởng thiết kế
Hình 3.18 Mạch khuếch đại vi sai NMOS
Dòng phân cực trong mạch được điều khiển bằng nguồn dòng lý tưởng Iss. Khi Vin1 = Vin2, dòng Id1 = Id2 = Iss/2. Vout1 = Vout2 = Vddq – Iss.Rd/2. Nếu Vin1 tăng và Vin1 > Vin2, Id1 tăng, ta lại có Iss = Id1 + Id2 nên khi Id1 tăng thì Id2 giảm. Khi đó Vout1 = Vddq – Id1.Rd giảm, Vout2 = Vddq – Id2.Rd tăng. Khi Vin2 tăng và Vin2 > Vin1, tương tự sẽ làm cho dòng Id2 tăng, Id1 giảm, Vout2 giảm, Vout1 tăng.
Hình 3.19 Đặc tuyến In/Out của mạch khuếch đại vi sai
Sử dụng mô hình tương đương tín hiệu nhỏ để xác định được hệ số khuếch đại điện áp (Vout1 – Vout2)/(Vin1 – Vin2) của mạch khuếch đại vi sai.
Hình 3.20 (a) Mạch vi sai khi chỉ xét Vin1, (b) Mạch (a) khi xét dưới góc độ mạch Source Degeneration, (c) Sơ đồ tương đương của mạch (b)
Chúng ta sẽ xem xét sự ảnh hưởng của từng input tới điện áp ở 2 node X và Y. Đầu tiên, để tính được Vx, chúng ra cho Vin2 = 0 và Vin1 được nối với nguồn điện (Hình 1.3 (a)). Mạch lúc này sẽ giống như mạch Source Degeneration (Hình 1.3 (b) (c)) với điện trở Rs là điện trở nhìn từ cực S của M2.
Ta có:
RS= 1
gm2
Hệ số khuếch đại của mạch lúc này giống như hệ số khuếch đại của mạch Source Degeneration. Nên: Av=VX V¿1= −RD 1 gm1+ 1 gm2
Để tính được Vy, chúng ta sẽ thay thế Vin1 và M1 bằng biến đổi Thevenin (Hình 3.11)
Hình 3.21 Chuyển đổi Vin1 và M1 bằng biến đổi Thevenin
Mạch lúc này sẽ giống như mạch Common Gate, với VT = Vin1, RT = 1/gm1. Hệ số khuếch đại lúc này sẽ là:
Av=VY V¿1= RD 1 gm1+ 1 gm2 Từ hai hệ thức trên ta có: (VX−VY)∨¿Due¿Vin1= −2.RD 1 gm1+ 1 gm2 .V¿1 Khi gm1 = gm2 = gm, ta được: (VX−VY)∨¿Due¿Vin1=−gm.RD.V¿1
Chứng minh tương tự với Vin2, ta cũng được hệ thức sau:
(VX−VY)∨¿Due¿Vin2=gm.RD.V¿2
Tổng quát lại, chúng ta tìm được công thức tính độ khuếch đại của mạch khuếch đại vi sai như sau:
Av=(VX−VY)total
V¿1−V¿2 =−gm. RD
Từ công thức trên, ta thấy được để đạt được một độ lợi lớn trên mạch khuếch đại vi sai thì điện trở RD phải lớn, nhưng khi điện trở RD lớn thì lại phải đánh đổi là Voltage Swing đầu ra giảm.
Để khắc phục thì phải thay thế trở bằng một thiết bị khác vừa có trở kháng lớn để tăng độ lợi điện áp cho mạch và vừa có sụt áp nhỏ để tăng output voltage swing. Vì vậy ngày nay ở các mạch khuếch đại vi sai người ta thường sử dụng MOSFET để khắc phục vấn đề này.
Hình 3.22 Mạch khuếch đại vi sai sử dụng Active Load
Cơ chế hoạt động của mạch cũng tương tự như mạch khuếch đại vi sai sử dụng điện trở thông thường. Dòng phân cực trong mạch cũng được điều khiển bằng nguồn dòng Iss. Khi Vin1 = Vin2, dòng ID1 = ID2 = Iss/2. Khi Vin1 > Vin2, dòng Id1 tăng, Id2 giảm làm cho áp rơi trên M4 (lúc này coi như tải) giảm, Vout = Vdd – VM4 tăng. Ngược lại khi Vin2 > Vin1, dòng Id1 giảm, Id2 tăng làm cho Vout giảm.
Hệ số khuếch đại của mạch tương tự như mạch khuếch đại S chung có tải là nguồn dòng.
Av=−gm.¿//r04¿
Hệ số khuếch đại này vẫn lớn và mạch có thể tăng output voltage swing do mặc dù điện trở r0 lớn nhưng điện áp Vds của MOSFET nhỏ hơn nhiều so với khi dùng điện trở thông thường. Điện áp Vds rơi trên PMOS có thể giảm bằng cách tăng W của cặp PMOS.
3.3.2 Thiết kế giá trị linh kiện
Hình 3.23 Cấu trúc mạch khuếch đại vi sai
Khi Vref = VCM = 1.2V, các MOSFET trong mạch Opamp đều phải hoạt động trong vùng bão hòa để Opamp đạt được độ lợi lớn nhất. Dòng trong mạch được quyết định bởi MOSFET N4 đóng vai trò như nguồn dòng. Chọn kích thước của N4 bằng với kích thước của NMOS mạch phân cực để tạo ra dòng điện trong mạch là 100uA.
Khi Vref = VCM, dòng trên 2 nhánh luôn bằng nhau và bằng Iss/2. Ta có công thức dòng trong vùng bão hòa của NMOS:
ID=12.μ.Cox. WL .(VGS−Vth)2
Khi tăng W của cặp NMOS, vì dòng ID không đổi và luôn bằng Iss/2 nên Vgs phải giảm, mà Vg = VCM = Vref nên Vs phải tăng làm cho Vds của current source tăng, từ đó làm tăng dòng toàn mạch. Ngược lại với trường hợp giảm W của cặp NMOS.
Ta có công thức dòng trong vùng bão hòa của PMOS:
ID=12.μ.Cox. WL .¿¿
Khi tăng W của cặp PMOS, dòng ID qua cặp PMOS cũng không đổi và cũng bằng Iss/2 nên |VGS| phải giảm, mà VGS=VG−VS=(VG−VDDQ)<0 nên VG = VD của P2 phải tăng, làm cho VD của P3 cũng tăng theo. Vì vậy khi W của cặp PMOS càng tăng, điện áp VDS của cặp PMOS càng giảm và điện áp đầu ra VBP càng tăng.
Từ những điều trên, điều chỉnh kích thước của các MOSFET sao cho tất cả MOSFET đều phải nằm trong vùng bão hòa.
3.3.3 Thiết kế vật lý mạch khuếch đại vi sai3.3.3.1 Phác thảo thiết kê vật lý 3.3.3.1 Phác thảo thiết kê vật lý
Hình 3.24 Sơ đồ nguyên lý Hình 3.25 Phác thảo thiết kếvật lý khối khuếch đại vi sai
- Tại 2 cạnh của mỗi khối, thiết bị giả được thêm vào và có vòng bảo vệ xung quanh. - Các thiết bị chia sẻ lớp khuếch tán liên tục.
- Khoảng cách giữa các khối là nhỏ nhất => tối ưu được diện tích. - Sử dụng kỹ thuật xếp đối xứng tâm đối với cặp khuếch đại vi sai. - Cấu trúc cặp khuếch đại vi sai.
DM DM DM DM
DM N0 N1 DM
DM N1 N0 DM
3.3.3.2 Đi dây
Đi dây các đường tín hiệu quan trọng
Hình 3.26 Sơ đồ nguyên lý Hình 3.27 Các đường tín hiệuquan trọng quan trọng
- Độ rộng đường kim loại net130 = độ rộng đường kim loại VBP = ½ độ rộng đường kim loại net131.
- Các đường kim loại đều được che chắn bởi đất/nguồn.
- Tất cả các đường tín hiệu đều được tối ưu hoá để giảm điện trở và tụ trên đường kim loại, ảnh hưởng đến hiệu suất làm việc của mạch.
Hình 3.28 Đường nguồn/đất Hình 3.29 Via
- Các đường nguồn/đất đặt lên đúng với các thiết bị.
- Độ rộng của đường kim loại nguồn/đất và số lượng Via được tối đa hoá. 3.3.3.3 Kết quả kiểm tra
TÌNH TRẠNG ĐÁNH GIÁ VẬT LÝ
DRC_INT LVS_INT ERC DRC
tapeout
DRC_DP colored tapeout
LVS tapeout