2.3.3.1. Khối dịch pha
a. Chức năng và tiêu chí lựa chọn linh kiện
Khối dịch pha đảm nhiệm vai trò làm trễ pha của tín hiệu đi từ đầu vào tới đầu ra của khối, dẫn đến làm quay búp sóng chính của đồ thị phương hướng biên độ của mảng anten. Như đã chứng minh ở phần 1.2.2, muốn quay đồ thị phương hướng biên độ của mảng anten tới góc , ta cần dịch pha đầu ra mỗi chấn tử một góc .
Trên thị trường có nhiều hãng có sản xuất dòng IC dịch pha như Analog Device, Peregrine, … Mỗi dòng IC lại có một đặc điểm và thông số khác nhau. Dưới đây là các tiêu chí em đặt ra với IC dịch pha để phù hợp với hệ thống của mình.
Bảng 2.11 Tiêu chí lựa chọn IC dịch pha
Tiêu chí Yêu cầu
Giá thành Rẻ nhất có thể Số bit độ phân giải pha Lớn nhất có thể Suy hao xen (insertion loss) < 8 dB
Điện áp hoạt động 3,3 ~ 5 V
b. Lựa chọn linh kiện thích hợp
Bảng thống kê dưới đây đưa ra các thông số của hai dòng IC dịch pha em đã tham khảo trên trang phân phối linh kiện digikey.com.
Bảng 2.12 Thống kê thông số kĩ thuật của các IC dịch pha
Loại IC PE44820 MAPS-010164
Dải tần 1,1 ~ 3,0 GHz 2,3 ~ 3,8 GHz
Giá thành 10,73 $ 64,37 $
Số bit độ phân giải pha 8 6
Suy hao xen (insertion loss) 7 dB 4 dB
Điện áp hoạt động 3 ~ 5 V 3 ~ 5 V
Công suất đầu vào tối đa 28 dBm 27 dBm
Do trong hệ thống sử dụng bốn IC dịch pha, nên giá thành và băng thông hoạt động của các IC là yêu cầu quan trọng khi đánh giá lựa chọn IC thích hợp. Nhận thấy IC PE44820 của hãng Peregrine hoàn toàn đáp ứng các yêu cầu đặt ra, trong khi giá thành lại thấp nhất, em đã quyết định lựa chọn IC PE44820 cho bộ dịch pha.
Hình 2.25 mô tả sơ đồ chân của IC PE44820. Trong đó, RF1 và RF2 là hai chân tín hiệu RF vào và ra; S/P là chân chọn chế độ hoạt động nối tiếp hay song song; SI, CLK, LE là ba chân tín hiệu điều khiển vào ở chế độ nối tiếp; LE0, CLK0, SDO1 là ba chân tín hiệu điều khiển ra ở chế độ nối tiếp đã được đệm; bốn chân A0, A1, A2, A3 là chân cài đặt địa chỉ cho mỗi IC PE44820.
Hình 2.25 Sơ đồ chân của IC PE44820
c. Thiết kế sơ đồ nguyên lí
Khối dịch pha sử dụng 4 IC PE44820, được mắc theo chế độ nối tiếp như mô tả Hình 2.26 để tiết kiệm chân điều khiển. Để hoạt động ở chế độ này, cần kéo chân S/P lên mức cao.
Hình 2.26 Sơ đồ kết nối 4 IC PE44820
IC PE44820 số 1 được kết nối trực tiếp với chân IO của vi điều khiển bằng đường logic: tín hiệu chốt (LE), xung đồng hồ (CLK) và dữ liệu vào (SI). Ở chế độ nối tiếp, ba tín hiệu logic này được đệm và đưa ra ba chân logic khác của IC
PE44820 số 1, và được kết nối nối tiếp với IC PE44820 số 2. Kết nối tương tự với IC P44820 số 3 và số 4. Bốn đường tín hiệu cao tần RFin được kết nối trực tiếp với bốn chấn tử anten. Bốn đầu ra RFout được nối với khối ghép công suất ở tầng tiếp theo.
2.3.3.2. Khối ghép công suất
a. Chức năng
Khối ghép công suất thực hiện chức năng ghép tổng tín hiệu từ nhiều cửa để đưa ra một cửa duy nhất, ở đây là ghép tổng tín hiệu sau dịch pha từ 4 chấn tử anten để đưa vào các tầng tiếp theo. Khối ghép công suất phải đảm bảo phối hợp trở kháng tại tất cả các cửa, để tín hiệu vào và tín hiệu ra không bị phản xạ, đồng thời đảm bảo trọng số về công suất là như nhau tại cả 4 đường ghép.
b. Cơ sở lí thuyết
Khối ghép công suất được sử dụng trong hệ thống của em sử dụng công nghệ của bộ chia/ghép công suất Wilkinson. Trong hệ thống có 4 đầu vào từ 4 chấn tử anten, do vậy cần xây dựng bộ ghép công suất Wilkinson với 4 đầu vào. Tuy nhiên, để đơn giản hóa khi phân tích cơ sở lí thuyết, em chỉ tập trung vào bộ ghép công suất Wilkinson 2 đầu vào. Bộ ghép công suất 4 đầu vào sẽ được xây dựng bằng cách ghép các bộ ghép công suất 2 đầu vào.
Hình 2.27 Cấu trúc bộ ghép công suất Wilkinson 2 đầu vào
Từ Hình 2.27, ta thấy bộ ghép công suất Wilkinson 2 đầu vào chính là một mạng 3 cửa. Trong đó, đầu ra là một đường truyền siêu cao tần trở kháng Ω, nối tiếp với một nhánh 2 đường truyền siêu cao tần trở kháng Ω, chiều dài điện λ/4. Mỗi nhánh lại nối tiếp với đường truyền siêu cao tần đầu vào có trở kháng Z0 Ω. Ma trận tán xạ [S] đặc trưng cho sự phản xạ và truyền đạt của mạng 3 cửa này có dạng:
(2.9)
Trong đó, mạng 3 cửa này có các tính chất sau:
(cửa 1 phối hợp trở kháng)
(cửa 2 và cửa 3 phối hợp trở kháng) (công suất ghép đều giữa 2 cửa) (đối xứng đầu vào và đầu ra) (cách li giữa cửa 2 và cửa 3)
d. Tính toán thiết kế sơ đồ nguyên lí với các đường truyền lí tưởng
Yêu cầu kĩ thuật do em đặt ra với bộ ghép công suất Wilkinson như sau:
Bảng 2.13 Yêu cầu kĩ thuật cho bộ ghép công suất Wilkinson
Tiêu chí Yêu cầu
Số đầu vào 4
Dải tần 2,4 ~ 2,5 GHz
Trở kháng các cửa 50 Ω
Suy hao phản xạ các cửa > 12 dB
Suy hao xen < 1 dB
Lựa chọn trở kháng đầu vào và đầu ra của bộ ghép công suất Z0 = 50 Ω. Khi đó, trở kháng của đường truyền trung gian là Ω. Sơ đồ nguyên lí của mạch ghép công suất 4 đầu vào với các phần tử đường truyền siêu cao tần lí tưởng được vẽ trên phần mềm ADS như Hình 2.28. Có thể coi mạch ghép công suất Wilkinson 4 đầu vào là tổ hợp của 3 bộ ghép công suất Wilkinson 2 đầu vào.
Hình 2.28 Mạch ghép công suất Wilkinson 4 đầu vào với các phần tử lí tưởng
Từ sơ đồ nguyên lí trên, thực hiện mô phỏng thu được kết quả như Hình 2.29.
Từ kết quả mô phỏng, ta thấy bộ ghép công suất Wilkinson 4 đầu vào với các phần tử lí tưởng phối hợp trở kháng tốt tại tất cả các cửa, đồng thời trọng số ghép công suất giữa các cửa là như nhau và bằng 1.
Lựa chọn vật liệu làm PCB là FR-4 để giảm thiểu chi phí, có hệ số cách điện εr = 4,3 tại tần số 2,45 GHz, độ dày 0,6mm. Sử dụng công cụ Line Calc trong phần mềm mô phỏng ADS để tính toán trở kháng của các đường truyền mạch vi dải có trở kháng 50Ω và 70,71Ω, thu được kết quả như bảng sau.
Bảng 2.14 Kích thước các đường truyền mạch vi dải
Trở kháng Độ dài (mm) Độ rộng (mm)
50Ω 6,33 mm 3,1 mm
70,7Ω 16,27 mm 1,57 mm
Từ các kích thước này, ta thực hiện vẽ mô hình 3D trên phần mềm mô phỏng siêu cao tần CST để đánh giá đặc tính của hệ.
e. Mô phỏng, tối ưu sơ mô hình 3D bộ ghép công suất Wilkinson
Với các kích thước đã tính toán được ở phần trên, em tiến hành vẽ lại mô hình 3D trên phần mềm mô phỏng CST với dạng mô hình như sau:
Hình 2.30 Mô hình 3D bộ ghép công suất Wilkinson trên phần mềm CST
Do sơ đồ nguyên lí với các phần tử lí tưởng chưa tính đến các thành phần tương tác giữa đường truyền, do đó kết quả mô phỏng mô hình 3D lấy kết quả từ tính toán lí thuyết sẽ chưa được tốt và đúng yêu cầu. Vì vậy, cần tiến hành thêm bước tối ưu lại các kích thước đường truyền, sao cho kết quả đầu ra đạt yêu cầu và càng đẹp càng tốt. Kết quả mô phỏng cuối cùng sau tối ưu thu được như sau:
So sánh lại với yêu cầu kĩ thuật đặt ra, ta được bảng sau:
Bảng 2.15 So sánh yêu cầu kĩ thuật với kết quả mô phỏng sau tối ưu
Tiêu chí Yêu cầu Mô phỏng Đánh giá
Dải tần 2,4 ~ 2,5 GHz 2 ~ 3 GHz Đạt
Suy hao phản xạ các cửa > 12 dB > 20 dB Đạt
Suy hao xen < 1 dB 0,66 dB Đạt
Từ bảng tổng hợp trên, ta thấy kết quả mô phỏng đã đạt tất cả các yêu cầu kĩ thuật đề ra. Từ các kích thước này, em tiến hành xuất file 2D để đưa vào phần mềm vẽ mạch.
2.3.3.3. Khối khuếch đại tạp âm thấp
a. Chức năng và tiêu chí lựa chọn linh kiện
Khối khuếch đại tạp âm thấp (LNA) thực hiện nhiệm vụ khuếch đại cường độ tín hiệu thu mà không làm tăng đáng kể hệ số tạp âm của hệ thống.
Một trong những thông số quan trọng của các hệ thống thu tín hiệu cao tần chính là độ nhạy thu, được tính bằng công thức:
(2.10)
Trong đó: BW là băng thông của hệ thống tính theo Hz.
SNR là hệ số tín hiệu trên nhiễu yêu cầu với hệ thống. F là hệ số tạp âm của hệ thống.
(2.11)
Với Fn là hệ số tạp âm của tầng thứ n.
Gn là hệ số khuếch đại của tầng thứ n (tính theo lần).
Để tăng tối đa độ nhạy thu của hệ thống, cần giảm tối đa hệ số tạp âm F. Từ công thức 2.11, ta thấy F chịu ảnh hưởng chính bởi , tức là hệ số tạp âm của tầng thứ nhất. Các tầng phía sau nếu có G > 1 thì càng ảnh hưởng ít dần tới F. Chính vì vậy, để khuếch đại tín hiệu thu về, cần sử dụng khối LNA có hệ số tạp âm càng thấp càng tốt để tăng tối đa độ nhạy thu của hệ thống. Đồng thời, cũng từ công thức 2.11 cần chọn tầng LNA có hệ số khuếch đại càng cao thì càng giảm được hệ số tạp âm gây ra bởi các tầng tiếp theo.
f. Lựa chọn linh kiện thích hợp
Có nhiều giải pháp để thiết kế, chế tạo ra một bộ LNA như sử dụng các tranzitor, IC tích hợp … Tuy nhiên, để giảm bớt khối lượng công việc thiết kế, mà vẫn đảm bảo tốt các yêu cầu đầu ra, đồng thời giữ kích thước nhỏ gọn thì sử dụng các loại IC LNA tích hợp vẫn được ưu tiên lựa chọn sử dụng.
Tham khảo một số dòng IC LNA trên thị trường, ta có bảng sau:
Bảng 2.16 So sánh một số loại IC LNA trên thị trường
Loại IC QPL9065 TQL9063 MGA635P8
Dải tần hoạt động 1,8 ~ 2,7 GHz 0,7 ~ 4,0 GHz 2,3 ~ 4GHz
Độ lợi 33 dB 19 dB 18 dB
Hệ số tạp âm 0,5 dB 0,7 dB 0,56 dB
Giá thành 9,54 $ 6,89 $ 4,91 $
Công suất đầu vào tối đa 22 dBm 22 dBm 20 dBm
Từ các thông số trên, em lựa chọn IC QPL9065 là thích hợp nhất với hệ thống khi cho độ lợi rất cao 33 dB, trong khi hệ số tạp âm lại rất nhỏ 0,5 dB.
Hình 2.31 mô tả sơ đồ chân của IC QPL9065. Trong đó, RFin và RFout là các chân tín hiệu RF vào và ra; chân VPD và VBYP là chân nhận tín hiệu điều khiển.
Hình 2.31 Dạng chân của IC QPL9065
Ta thấy bên trong IC QPL9065 bao gồm 2 tầng khuếch đại có thể điều khiển được, thông qua 2 chân VPD và VBYP. Ta có thể bật cả 2 tầng để cho độ khuếch đại cao, hoặc chỉ bật 1 tầng để có độ khuếch đại thấp trong trường hợp công suất tín hiệu vào quá cao.
g. Thiết kế sơ đồ nguyên lí và mô phỏng
Sơ đồ nguyên lí của mạch được xây dựng từ tài liệu thiết kế tham khảo của hãng. Đồng thời, đưa mô hình tương đương của IC LNA QPL9065 dưới dạng file S2P vào phần mềm mô phỏng như Hình 2.32.
Thực hiện mô phỏng trong dải tần 2,2 ~ 2,8 GHz, thu được kết quả như hình sau.
Hình 2.33 Kết quả mô phỏng IC LNA QPL9065
Từ kết quả mô phỏng Hình 2.33, ta thấy độ lợi trong dải tần 2,4 ~ 2,5 GHz đạt khoảng 33,5 dB, suy hao phản xạ tại đầu vào và đầu ra đều tốt và đạt dưới 12 dB. Kết quả này được sử dụng làm tham chiếu với kết quả đo mạch thực tế sau khi hoàn thiện, từ đó đưa ra các điều chỉnh thích hợp.
2.3.3.4. Khối lọc thông dải
a. Chức năng và tiêu chí lựa chọn linh kiện
Khối lọc thông dải giúp loại bỏ các thành phần tín hiệu có tần số bên ngoài dải thông của bộ lọc tác động tới mạch. Do băng tần hoạt động của anten mà em thiết kế đo được là từ 2,0 ~ 2,65 GHz, nên ngoài các tín hiệu mong muốn từ mục tiêu có tần số từ 2,4 ~ 2,5 GHz, thì còn các tín hiệu khác có thể tràn vào. Đặc biệt là các dải tần số sử dụng dùng trong thông tin di động 3G (2,11 ~ 2,17 GHz) và 4G (1,805 ~ 1,880 GHz) có công suất phát khá mạnh có thể làm át đi tín hiệu từ mục tiêu.
Ba thông số quan trọng cần quan tâm khi lựa chọn bộ lọc thông dải là suy hao xen trong dải thông (insertion loss), hệ số điện áp sóng đứng tại các cửa (VSWR) và khả năng loại bỏ tín hiệu không mong muốn (rejection). Em đưa ra các tiêu chí lựa chọn như sau đối với bộ lọc thông dải sử dụng trong mạch của mình.
Bảng 2.17 Tiêu chí lựa chọn IC lọc thông dải
Tiêu chí Yêu cầu
Dải tần hoạt động 2,4 ~ 2,5 GHz
Suy hao xen (insertion loss) < 2 dB Hệ số sóng đứng tại các cửa (VSWR) < 1,9 Rejection (tại dải tần 2,11 ~ 2,17 GHz) > 40 dB
h. Lựa chọn linh kiện thích hợp
Tham khảo một số loại bộ lọc thông dải sản xuất theo công nghệ SAW trên thị trường, em thu được bảng sau.
Bảng 2.18 Một số loại bộ lọc thông dải trên thị trường
Loại IC B39242B8857L210 AFS14A72
Dải tần hoạt động 2,4 ~ 2,5 GHz 2,4 ~ 2,472 GHz
Giá thành 1,53 $ 0,86 $
Suy hao xen (insertion loss) 1,9 dB 3,5 dB
Hệ số sóng đứng tại các cửa (VSWR) 1,5 2
Rejection (tại dải tần 2,11 ~ 2,17 GHz) 41 dB 35 dB
Nhận thấy IC B39242B8857L210 có nhiều đặc điểm tốt như suy hao xen nhỏ, hệ số sóng đứng nhỏ, rejection tại các băng tần lân cận cao, em quyết định lựa chọn IC này làm bộ lọc thông dải cho hệ thống của mình. Đồ thị hệ số truyền đạt của IC theo tần số có dạng như sau:
Hình 2.34 Đồ thị hệ số truyền đạt của IC B39242B8857L210 [5]
i. Thiết kế sơ đồ nguyên lí
Tham khảo tài liệu kĩ thuật [5] từ nhà sản xuất, em xây dựng sơ đồ nguyên lí như sau:
Hình 2.35 Sơ đồ nguyên lí bộ lọc thông dải
Trong đó, cuộn cảm L5 và L6 đóng vai trò là tầng phối hợp trở kháng đầu vào và đầu ra. Giá trị của hai cuộn cảm này có thể được hiệu chỉnh lại sau khi hoàn thiện mạch sao cho hệ số phản xạ đầu vào và đầu ra là nhỏ nhất.
2.3.3.5. Khối đo công suất cao tần
a. Chức năng và tiêu chí lựa chọn
Khối đo công suất cao tần có nhiệm vụ thu tín hiệu cao tần, đo công suất và chuyển giá trị công suất thu được thành dạng có thể dễ dàng đọc được như điện áp, mức logic… Như đã trình bày ở mục 2.3.1, để đảm bảo độ nhạy thu của hệ thống, khối đo công suất cao tần phải có ngưỡng dưới đo công suất Psense < -51 dBm. Đây chính là tiêu chí quan trọng nhất khi lựa chọn IC thích hợp cho khối. Ngoài ra, điện áp hoạt động phải trong khoảng 3 ~ 3,3 V. Tổng hợp lại có bảng sau.
Bảng 2.19 Tiêu chí lựa chọn IC đo công suất cao tần
Tiêu chí Yêu cầu
Dải tần hoạt động 2,4 ~ 2,5 GHz
Độ nhạy < -51 dBm
Sai số < 1 dBm
Điện áp hoạt động 3 ~ 5 V
j. Lựa chọn linh kiện thích hợp
Do tận dụng được nguồn linh kiện tồn dư có sẵn, em lựa chọn IC HMC1120 cho khối đo công suất cao tần trong mạch, trong khi IC này vẫn hoàn toàn đạt các chỉ tiêu đã đặt ra.
Bảng 2.20 Một số thông số kĩ thuật của IC HMC1120 Tiêu chí Thông số thực tế Dải tần hoạt động DC ~ 3,9 GHz Dải đo -60 ~ +8 dBm Sai số ± 1 dBm Điện áp hoạt động 3 ~ 3,3 V
Công suất đầu vào tối đa 13 dBm