IV. Thiết kế mạch khí nén bằng biểu đồ Karnaugh
1/ Thiết kế mạch khí nén cho quy trình với 2 xylanh
Ví dụ: quy trình làm việc của máy khoan gồm 2 xylanh (hình 7.68).
Hình 7.68Quy trình công nghệ
Khi đ−a chi tiết vào, xylanh A sẽ tiến ra để kẹp. Sau đó xylanh B đi xuống khoan chi tiết, xong lùi về. Sau khi B đã lùi lên thì A mới lùi về.
a- Xác định biến:
Công tắc cuối hành trình của xylanh A đ−ợc ký hiệu a0 và a1. Công tắc cuối hành trình của xylanh B đ−ợc ký hiệu b0 và b1. Các công tắc hành trình này sẽ tác động cho các xylanh đi ra và lùi về (hình 7.69).
Hình 7.69Xác định các biến
+A và -A ký hiệu tín hiệu điều khiển cho phần tử nhớ chính A. +B và -B ký hiệu tín hiệu điều khiển cho phần tử nhớ chính B.
b- Thiết lập biểu đồ trạng thái:
Từ quy trình công nghệ, ta lập đ−ợc biểu đồ trạng thái nh− ở hình 7.70.
Hình 7.70Biểu đồ trạng thái
Từ biểu đồ trạng thái, ta xác định điều kiện để các xylanh thực hiện nh− sau:
- B−ớc thực hiện thứ nhất: xylanh A đi ra với tín hiệu điều khiển +A +A = a0 ∧ b0
- B−ớc thực hiện thứ 2 - xylanh B đi ra với tín hiệu điều khiển +B:
+B = a1 ∧ b0
- B−ớc thực hiện thứ 3 - xylanh B lùi về với tín hiệu điều khiển -B:
-B = a1 ∧ b1
- B−ớc thực hiện thứ 4 - xylanh A lùi về với tín hiệu điều khiển -A:
Biên soạn; Lờ Thành Sơn
c- Thiết lập ph−ơng trình logic và các điều kiện thực hiện: Từ các b−ớc thực hiện, ta có ph−ơng trình logic:
a) +A = a0∧ b0 b) +B = a1 ∧ b0
c) -B = a1 ∧ b1 (1.0) d) -A = a1∧ b0
Ta thấy điều kiện để thực hiện +B và -A giống nhau, điều đó là không thể xét về ph−ơng diện điều khiển. Do đó cả 2 ph−ơng trình b) và d) phải có thêm điều kiện phụ. ở đây (trong lĩnh vực điều khiển) ng−ời ta bố trí thêm phần tử nhớ trung gian. Ta ký hiệu x và
x là tín hiệu ra của phần tử nhớ trung gian. Ph−ơng trình logic đ−ợc viết lại nh− sau:
a) +A = a0∧ b0 b) +B = a1∧ b0∧ x
c) -B = a1 ∧ b1 (2.0) d) -A = a1 ∧ b0 ∧ x
Để tín hiệu ra x của phần tử nhớ trung gian thực hiện đ−ợc b−ớc b) thì nó phải đ−ợc chuẩn bị trong b−ớc thực hiện tr−ớc đó là b−ớc a). T−ơng tự, để tín hiệu ra x của phần tử nhớ trung gian thực hiện đ−ợc b−ớc d) thì nó phải đ−ợc chuẩn bị trong b−ớc thực hiện tr−ớc đó là b−ớc c). Qua đó ta viết đ−ợc ph−ơng trình logic nh− sau:
a) +A = a0 ∧ b0 ∧ x
b) +B = a1∧ b0∧ x
c) -B = a1 ∧ b1 ∧ x (3.0) d) -A = a1∧ b0∧ x
Trong quy trình thêm một phần tử nhớ trung gian. Ph−ơng trình 3a và 3c cũng nh− 3b và 3d có cùng thêm dạng biến tín hiệu ra x và x. Nh− vậy, ph−ơng trình logic của quy trình điều khiển đ−ợc viết nh− sau:
a) +A = a0 ∧ b0 ∧ x b) +B = a1∧ b0∧ x c) -B = a1 ∧ b1 ∧ x d) -A = a1 ∧ b0 ∧ x (4.0) e) +X = a1∧ b1∧ x f) -X = a0 ∧ b0 ∧ x
c- Sơ đồ mạch logic của quy trình:
Dựa vào ph−ơng trình logic 4.0 ta thiết kế mạch logic nh− hình 7.71.
Hình 7.71Sơ đồ mạck logic
Biên soạn; Lờ Thành Sơn
Ta có 3 biến:
- a1 và phủ định a0 - b1 và phủ định b0
- x và phủ định x
Hình 7.72Biểu đồ Karnaugh với 3 biến
Các công tắc hành trình sẽ đ−ợc biểu diễn qua trục đối xứng nằm ngang. Biến của phần tử nhớ trung gian đ−ợc thể hiện qua trục đối xứng thẳng đứng. Trong điều khiển học ng−ời ta giả thiết rằng khi công tắc hành trình, chẳng hạn a0, bị tác động thì công tắc a1 sẽ không bị tác động. Không có tr−ờng hợp cả hai công tắc a0 và a1 cùng bị tác động đồng thời, hoặc cả hai không bị tác động đồng thời.
c- Đơn giản hành trình của xylanh A bằng biểu đồ Karnaugh: Theo biểu đồ trạng thái, ta thiết lập đ−ợc biểu đồ Karnaugh cho xylanh A.
Hình 7.73Biểu đồ Karnaugh cho xylanh A
B−ớc thứ nhất (xylanh A đi ra: +A) và dừng cho đến b−ớc thứ 3. Sang đến b−ớc thứ 4 thì xylanh A trở về (-A).
Các khối 1, 2, 3 và 7 đ−ợc ký hiệu +A còn các khối 5 và 6 ký hiệu -A. Nh− vậy, cột thứ nhất (x) gồm các khối 1, 2, 3 và 4. Trong đó trống khối 4. Đơn giản hành trình của xylanh A (+A) sẽ đ−ợc thực hiện trong cột thứ nhất (x). Ph−ơng trình logic ban đầu của +A là:
+A = a0 ∧ b0 ∧ x ∧ khởi động
Sau khi đơn giản ở cột thứ nhất, ta có ph−ơng trình logic đơn giản của +A:
+A = x ∧ khởi động
Hình 7.74Biểu đồ Karnaugh cho xylanh B T−ơng tự ta có ph−ơng trình logic ban đầu của -A:
-A = a1 ∧ b0 ∧ x
Sau khi đơn giản (giản l−ợc) các khối 5 và 6, ta có ph−ơng trình logíc của -A:
-A = b0∧ x
g- Đơn giản hành trình của xylanh B bằng biểu đồ Karnaugh:
Ph−ơng pháp đơn giản (giản l−ợc) hành trình của xylanh B cũng t−ơng tự nh− đối với xylanh A (hình 7.74). Ph−ơng trình logic ban đầu của +B:
+B = a1∧ b0∧ x
Biên soạn; Lờ Thành Sơn
+B = a1∧ x
Ph−ơng trình logic ban đầu của -B:
-B = a1∧ b1∧ x
Sau khi giản −ớc -B ở cột 2 gồm các khối 5, 6, 7 và 8 ta đ−ợc ph−ơng trình logic đơn giản của -B:
-B = x
g- Đơn giản phần tử nhớ trung gian bằng biểu đồ Karnaugh:
Biểu đồ Karnaugh ở hình 7.75 cho thấy, phần tử nhớ trung gian ở vị trí SET bắt đầu trong
Hình 7.75Biểu đồ Karnaugh cho phần tử nhớ trung gian
khối 3, giữ vị trí đó cho đến khối 7 và 6. Từ khối 5 bắt đầu vị trí RESET và giữ vị trí đó cho đến khối 1 và 2.
Ph−ơng trình logic ban đầu của +X:
+X = a1∧ b1∧ x
Sau khi giản l−ợc +X ở miền gồm các khối 3, 7, 4 và 8 ta có ph−ơng trình logic đơn giản của +X:
+X = b1
Ph−ơng trình logic ban đầu của -X:
-X = a0∧ b0∧ x
Sau khi giản l−ợc -X ở miền gồm các khối 1, 5, 4 và 8 ta có ph−ơng trình logic đơn giản của -X:
-X = a0
Khối trống 4 và 8 đ−ợc phép dùng chung cho cả +X và -X.
Bây giờ ph−ơng trình logic đơn giản cho quy trình lμ nh− sau:
+A = x ∧ khởi động -A = b0∧ x +B = a1∧ x -B = x +X = b1 -X = a0
Sơ đồ mạch logic đơn giản đ−ợc biểu diễn ở hình 7.76.
Hình 7.76Sơ đồ mạch logic sau khi đơn giản hóa Sơ đồ mạch lắp ráp đ−ợc biểu diễn trên hình 7.77.
Biên soạn; Lờ Thành Sơn
Hình 7.77Sơ đồ mạch lắp ráp Sơ đồ mạch biểu diễn đơn giản đ−ợc trình bày trên hình 7.78.
Hình 7.78Sơ đồ mạch biểu diễn đơn giản