b. Phần tử RS-Flipflop có SET trội hơn
5.4.3. Phần tử AND và NAND
Có một số phương pháp thiết kế phần tử AND như sau:
- Phần tử AND đơn giản là một van logic AND. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Phần tử AND là một tổ hợp gồm hai van đảo chiều 3/2 có vị trí "không" đấu nối tiếp với nhau, tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Phần tử AND là một tổ hợp gồm hai van 2/2 có vị trí "không"được nối nối tiếp với nhau, tại vị trí "không" cổng tín hiệu ra A bị chặn. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A bị chặn (A=0). Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A=L (nối với nguồn P).
- Hàm logic của phần tử AND: A = a1.a2.
90
Có hai phương pháp thiết kế phần tử NAND:
- Phần tử NAND là một tổ hợp gồm một van AND và một van đảo chiều 3/2 có vị trí "không", tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi chưa có tín hiệu vào a1=0, a2=0, cửa A nối với nguồn P. Khi có một trong hai tín hiệu vào (áp suất) a1=L, a2=L, van đảo chiều vẫn ở vị trí cũ, cửa A nối với nguồn P. Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A bị chặn A=0.
- Phần tử NAND là một tổ hợp gồm hai van 3/2 có vị trí "không" được nối với nhau như hình vẽ. Tại vị trí "không" cổng tín hiệu ra A nối với nguồn P. Khi có một trong hai tín hiệu vào (áp suất) a1=L, a2=L, van đảo chiều đổi vị trí, cửa A nối với nguồn P. Khi có hai tín hiệu (áp suất) vào đồng thời a1=L, a2=L, cửa A bị chặn A=0.
Hàm logic của phần tử NAND: A a a 1. 2
Hình 19 - Phần tử NAND.
Bài tập thực hành
Em hãy lắp ráp và vận hành phần tử logic AND và phần logic NAND.