Bài 7 : MẠCH GIAO TIẾP D/A, A/D
7.1. Mạch chuyển đổi số tương tụ (dac)
Trong kỹ thuật số, ta thấy đại lượng số có giá trị xác định là một trong hai khả năng
là 0 hoặc 1, cao hay thấp, đúng hoặc sai, vv… Trong thực tế chúng ta thấy rằng một đại
lượng số (chẳng hạn mức điện thế) thực ra có thể có một giá trị bất kỳ nằm trong khoảng xác định và ta định rõ các giá trị trong phạm vi xác định sẽ có chung giá trị dạng số.
Ví dụ: Với logic TTL ta có: Từ 0V đến 0,8V là mức logic 0, từ 2V đến 5V là mức logic 1
Như vậy thì bất kỳ mức điện thế nào nằm trong khoảng 0 –0,8V đều mang giá trị số
là logic 0, còn mọi điện thế nằm trong khoảng 2 – 5V đều được gán giá trị số là 1.
Ngược lại trong kỹ thuật tương tự, đại lượng tương tự có thể lấy giá trị bất kỳ trong một khoảng giá trị liên tục. Và điều quan trọng hơn nữa là giá trị chính xác của đại lượng tương tự là là yếu tố quan trọng.
Hầu hết trong tự nhiên đều là các đại lượng tương tự như nhiệt độ, áp suất, cường độ
ánh sáng, … Do đó muốn xử lý trong một hệ thống kỹ thuật số, ta phải chuyển đổi sang
dạng đại lượng số mới có thể xử lý và điều khiển các hệ thống được. Và ngược lại có những hệ thống tương tự cần được điều khiển chúng ta cũng phải chuyển đổi từ số sang tương tự. Trong phần này chúng ta sẽ tìm hiểu về quá trình chuyển đổi từ số sang tương tự -DAC (Digital to Analog Converter).
Chuyển đổi số sang tương tự là tiến trình lấy một giá trị được biểu diễn dưới dạng mã số ( digital code ) và chuyển đổi nó thành mức điện thế hoặc dòng điện tỉ lệ với giá trị số. Hình 7.1 minh họa sơ đồ khối của một bộ chuyển đổi DAC.
Hình 7.1: Sơ đồ khối của một DAC
7.1.2. Thông số kỹ thuật của bộ chuyển đổi DAC:
Khi sử dụng hay thiết kế một DAC ta cần phải quan tâm đến thông số kỹ thuật sau:
a. Độ phân giải:
Độ phân giải liên quan đến số bít của một DAC.Nếu số ít là n thì trạng thái của tín hiệu số nhị phân đưa vào là 2n, tương ứng với tín hiệu ra sẽ có 2n mức điện thế khác nhau,
do đó độ phân giải của machjlaf 1/2n. Độ phân giải càng bé thì điện thế ở đầu ra có dạng
càng liên tục và càng gần với thực tế.
Thí dụ mootjDAC 10 bít sẽ có 210 = 1024 mức điện thế khác nhau ở đầu ra và độ
phân giải của mạch sẽ là 1/1024.
b. Độ tuyến tính:
Trong một DAC lý tưởng sự tăng tín hiệu đầu vào số sẽ tỷ lệ với sự tăng của tín hiệu tương tự ở đầu ra. Độ tuyến tính của một DAC phản ánh tính chính xác của yêu cầu này.
c. Độ chính xác:
Độ chính xác của một DAC cho biết sự khác biệt giữa trị số thực tế của Ura và trị số lý thuyết cho một giá trị bất kỳ của tín hiệu số đầu vào, sự khác biệt càng bé thì sự chính xác càng cao.
d. Thời gian thiết lập:
Khi tín hiệu đầu vào số của một DAC thay đổi, tín hiệu đầu ra không thể thay đổi
ngay lập tức mà phải qua một thời gian nào đó được gọ là thời gian thiết lập. Thời gian
thiết lập phản ánh tính tác động nhanh của một mạch, nó càng bé thì hoạt động càng nhanh.
Với một giá trị đầu vào cố định, tín hiệu đầu ra của DAC thường hay thay đổi theo nhiệt độ, tính chất này được gọi là độ nhậy nhiệt của một DAC.
7.1.3. Mạch DAC dùng điện trở có trị số khác nhau.
Hình7.2: Sơ đồ mạch DAC có trị số điện trở khác nhau
Trên hình 7.2. trình bày sơ đồ nguyên lý của DAC 4 bit dùng mạng điện trở trọng số.
Trong phương pháp này để thực hiện biến đổi số – tương tự, người ta tạo ra một dòng
điện I0 là tổng các dòng thành phần tương ứng Ik được chọn tương thích với mã số ở lối vào nhờ sự điều khiển bởi trạng thái các bit của mã số.
Dòng I0 tỷ lệ với mã số lối vào được chuyển thành điện áp ra tỷ lệ với mã số nhị
phân ở lối vào nhờ mạch khuếch đại thuật toán mắc theo kiểu cộng đảo pha. Điện áp ở lối ra của bộ DAC chính là điện áp ở lối ra của bộ khuếch đại thuật toán.
Các dòng thành phần IK được xác định theo các giá trị các điện trở trọng số 2R, 4R, 8R, 16R và các bit nhị phân Bk theo các hệ thức sau đây:
I1 = B1. Vref/2R; I2 = B2. Vref/4R; I3 = B3. Vref/8R; I4 = B4. Vref/16R; Từ sơ đồ ta có:
V0 = - I0 R (7.2) I0 = Vref(B1/2 + B2/4 + B3/8 + B4/16)/R (7.3) V0 = Vref(B1/2 + B2/4 + B3/8 + B4/16) (7.4) Như vậy, điện áp ra tỷ lệ thuận với mã số lối vào theo hệ số tỷ lệ là điện áp chuẩn. Nhược điểm của mạch này là số bit càng tăng thì số điện trở khác nhau về giá trị cũng tăng, việc chọn các điện trở chính xác càng khó khăn hơn. Để khắc phục nhược điểm này
người ta đã đưa ra loại DAC dùng mạng điện trở R–2R loại này chỉ dùng có hai loại điện
7.1.4. Mạch DAC dùng mạng điện trở R – 2R
Khác với DAC dùng điện trở trọng số, mạch DAC sử dụng mạng điện trở R–2R chỉ cần dùng 2 loại giá trị điện trở. Nhưng so với các DAC dùng điện trở trọng số có cùng số bit thì số lượng điện trở đòi hỏi phải nhiều hơn. Sơ đồ nguyên lý bộ DA dùng mạng điện trở R – 2R được vẽ trên hình 7.3.
Hình 7.3: Sơ đồ mạch DAC dùng mạng điện trở R – 2R
Đối với DAC loại R – 2R, các chuyển mạch điện tử dù ở vị trí nào 1 hay 0 đều được nối đất: hoặc được nối đất thực sự (vị trí 0), hoặc được nối đất qua điểm đất ảo ở lối vào N (VN = 0) của mạch khuếch đại thuật toán (ở vị trí 1). Như vậy, dòng qua các điện trở nối với các chuyển mạch có giá trị cố định cho mỗi trở, không phụ thuộc vào trạng thái của mạch.
Qua mỗi nút mạng của điện trở dòng điện lại giảm đi một nửa đúng với quy luật của mã nhị phân như trong hình vẽ. Chỉ bằng mạng điện trở R – 2R, cộng thêm bộ khuếch đại thuật toán, ta có thể xây dựng được một bộ chuyển đổi DAC. Điện trở phản hồi âm của mạch khuếch đại thuật toán nếu chọn đúng bằng R thì vùng biến thiên của điện áp ra sẽ phù hợp với kết quả tính toán cho DAC dùng điện trở trọng số. Điện áp ra trong trường hợp này cũng được xác định theo hệ thức (1). Tuy nhiên tuỳ theo yêu cầu cụ thể ta có thể chọn giá trị của nó xung quanh giá trị R.
7.1.5. Mạch DAC dùng 2n điện trở bằng nhau.
DAC loại này có thể được xây dựng bằng cách sử dụng 2n điện trở có cùng 1 trị số R.
Trong đó n là số bit của bộ DAC.
Ngoài số điện trở trên, DAC loại này cần đòi hỏi có (2n - 1) chuyển mạch điện tử.
Trên hình 7.4 trình bày sơ đồ nguyên lý bộ biến đổi DAC 3 bit thuộc loại này.
Hình 7.4: Sơ đồ mạch DAC dùng 2nđiện trở bằng nhau
Do phương pháp này đòi hỏi phải sử dụng một số lượng điện trở và chuyển mạch
khá lớn nên DAC loại này được sản xuất theo công nghệ MOS – LSI (vi mạch cỡ lớn
MOS). Các điện trở được ghép nối tiếp với nhau để tạo thành mạch chia điện áp. Mạch
này tách điện áp chuẩn Vref thành 2n mức. Các chuyển mạch được ghép nối heo hình cây
và được điều khiển bằng mã số ở lối vào. Mạch khuếch đại thuật toán ở đây được mắc theo sơ đồ lặp lại điện áp.