III. CPLD CỦA HÃNG XILINX:
2.CÁC MODULE LOGIC
Một module logic trong một khối logic của FPGA có thể được định cấu hình cho hàm logic tổ hợp, hàm logic thanh ghi hoặc cho cả 2. Flip flop là thành phần logic kết hợp và được dùng cho các hàm logic thanh ghi. Sơ đồ khối của module logic tiêu biểu dùng cấu trúc LUT được trình bày như hình 1-26.
Hình 1-26. Sơ đồ khối cơ bản của 1 module logic trong FPGA.
Thường thì tổ chức của một LUT bao gồm một số các ô nhớ bằng với n
2 , trong đó n là số lượng các biến ngõ vào. Ví dụ: 3 ngõ vào có thể lựa chọn đến 8 ô nhớ, do đó LUT với biến ngõ vào có thể tạo ra biểu thức SOP lên đến 8 thành phần tích. Một mô hình mẫu của 1 và 0 có thể được lập trình vào trong các ô nhớ của LUT được minh họa như hình 1-27 để tạo ra hàm SOP theo chỉ định. Các ô nhớ chứa số 1 có nghĩa là thành phần tích được kết hợp trong biểu thức SOP của ngõ ra và ô nhớ chứa số 0 có nghĩa là thành phần tích kết hợp không xuất hiện trong Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com
Kết quả biểu thức SOP ngõ ra là A2A1A0 +A2A1A0 +A2A1A0 +A2A1A0
Hình 1-27. Khái niệm cơ bản của LUT được lập trình để tạo SOP ngõ ra.
Ví dụ 1-3: Hãy thiết lập LUT có 3 biến cơ bản được lập trình để tạo ra biểu thức SOP theo
sau: A2A1A0+A2A1A0 +A2A1A0 +A2A1A0 +A2A1A0
Giải: kết quả như hình 1-28:
Hình 1-28. Minh họa cho ví dụ 1-3.