Cấu trúc của hệ thống số.
Hình2.9:Sơ đồ khối bộ các thanh ghi số của hệ thống số trong PSoC 2.2.10.1. Liên kết số toàn cục (Global Digital Interconnect-GDI)
GDI là một cấu hình kết nối trong dãy tín hiệu hỗn hợp PsoC có mật độ chung nhất.
Addres s
Name Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Acces s
1,D0h GDI_O_IN GIONOUT 7 GIONOUT 6 GIONOUT 5 GIONOUT 4 GIONOUT 3 GIONOUT 2 GIONOUT 1 GIONOUT 0 RW:0 0 1,D1h GDI_E_IN GIENOUT 7 GIENOUT 6 GIENOUT 5 GIENOUT 4 GIENOUT 3 GIENOUT 2 GIENOUT 1 GIENOUT 0 RW:0 0 1,D2h GDI_O_O U GOOUTIN 7 GOOUTIN 6 GOOUTIN 5 GOOUTIN 4 GOOUTIN 3 GOOUTIN 2 GOOUTIN 1 GOOUTIN 0 RW:0 0 1,D3h GDI_E_O U GOEUTIN 7 GOEUTIN 6 GOEUTIN 5 GOEUTIN 4 GOEUTIN 3 GOEUTIN 2 GOEUTIN 1 GOEUTIN 0 RW:0 0
Bảng 2.22 : Các thanh ghi của GID
GID bao gồm bốn đờng bus 8 bit. Hai đờng bus là bus đầu vào cho phép tín hiệu đi từ chân của chíp vào CPU những bus này đợc gọi là Global input Odd (GIO [7:0]) và Global Input even (GIE [7:0]). Hai bus khác là bus đầu ra cho phép tín hiệu đi từ CPU đến các chân của chíp. Chúng đợc gọi là Global output Odd (GOO [7:0]) và Global output even (GOE [7:0]). Từ “Odd”và”Even” trong phần tên của bus chỉ ra rằng cổng nào của chíp có thể đ- ợc kết nối với bus. Những đờng bus có tên “Odd” đợc kết nối với tất cả các cổng đợc đánh số lẻ và những bus có tên “Even” đợc kết nối với tất cả các cổng đợc đánh số chẵn. Lu ý rằng từ Odd và Even trong tên bus ám chỉ các cổng chứ không phải là các chân.
Global Bus Ports GIO[7: 0], GOO[7: 0] P1, P3, P5 GIO[7: 0], GOE[7: 0] P0, P2, P4
Bảng 2.23: Sự sắp xếp bus toàn cục tới các cổng.
Vì có nhiều cổng cùng kết nối với một đờng bus toàn cục nên có một cách sắp đặt một tới nhiều (one - to many) giữa các đờng nối của một bus toàn cục và các chân của cổng ra vào. Ví dụ, nếu GIO [1] đợc sử dụng để đa một tín hiệu đầu vào tới một khối PSoC số thì một trong các chân P1[1],P3[1],P5[1] có
thể đợc sử dụng. Đầu ra cũng tơng tự nh vào. Ví dụ, nếu GOE[3] đợc sử dụng để mang một tín hiệu từ khối PSoC đến một chân vào và bất cứ chân nào trong các chân P0[3], P2[3], P4[3] nếu có thể đợc sử dụng.
2.2.10.2 . Mô tả kiến trúc
Mục đích chính của tiêu đề khối kiến trúc là để trao đổi thông tin giữa bus toàn cục và các cổng vào ra. Lu ý rằng bất cứ đầu vào nào đều có thể đợc nối với đầu ra tơng ứng của nó, sử dụng bộ đệm ba trạng thái đợc đặt ở bốn góc của hình vẽ. Hơn nữa, đầu ra toàn cục có thể đợc nối tắt với đầu vào toàn cục bằng bộ đệm ba trạng thái. Hình chữ nhật nằm ở giữa của hình vẽ đại diện cho dãy các khối PSoC số.
2.2.10.3. Thanh ghi GDI_O_IN và GDI_E_IN
Sử dụng bit thiết lập trong các thanh nghi GDI_x_IN, mạng đầu vào toàn cục có thể đợc cấu hình để kích thì mạng đầu ra tơng ứng của nó. Ví dụ, GIE[7]GOE[7].
Có tất cả 16 bit điều khiển khả năng kết nối đầu vào và đầu ra toàn cục. Nhng bit nằm trong thanh ghi GDI_O_IN và GDI_E_IN. Bảng sau đây liệt kê ý nghĩa của của từng vị trí của trong thanh ghi GDI_O_IN và GDI_E_IN
GDI_x_IN [n] 0: không kết nối giữa GIx[n] và GOx[n] 1: Cho phép GIx[n] kích thích GOx[n]
Bảng 2.24: Thanh ghi GDI_x_IN 2.2.10.4. Thanh ghi GDI_O_OU v GDI_E_OU.à
Những bit cấu hình trên đợc đa ra trong thanh ghi GDI_x_OU. Nó cho phép đầu ra toàn cục kích thích đầu vào toàn cục tơng ứng. Ví dụ, GOE[7]GIE[7].
Có tất cả 16 bit điều khiẻn khả năng kết nối giữa đầu ra toàn cục và đầu vào toàn cục. Những bit này nằm trong thanh ghi GDI_O_OU và GDI_E_OU. Bảng sau đây liệt kê ý nghĩa của từng vị trí trong bit trong thanh ghi GDI_O_OU và GDI_E_OU.
GDI_x_OU [n] 0: không kết nối giữa GIx[n] và GOx[n] 1: Cho phép GOx[n] kích thích GIx[n]
Bảng 2.25: Thanh ghi GDI_x_OU.
Khả năng cấu hình của GDI không cho phép đờng nối chẵn và đờng nối lẻ hay đờng nối với chỉ số khác nhau nối đợc với nhau. Chẳng hạn, những kết nối sau đây là không thể có trong chíp PSoC.
GOE[0]GIE[7]