Bảng 2.32: Thanh ghi của khối PSoC số
Tất cả các khối PSoC số đều có thể cấu hình để thực hiện bất cứ một chức năng nào trong 5 chức năng cơ bản sau: Bộ định thời, bộ đếm, bộ điều chế độ rộng xung, PRS, kiểm tra chu kỳ thừa (CRC). Những chức năng này đ- ợc sử dụng bằng cách cấu hình một khối PSoC độc lập hay một chuỗi vài khối PSoC liền nhau để thực hiện chức năng lớn hơn 8 bit. Các khối PSoC số truyền thông có thêm hai chức năng nữa là: SPI chủ, SPI tớ hay truyền thông không đồng bộ hai chiều.
Mô tả cấu trúc
ở mức cao nhất, những thành phần chính của khối PSoC số là đờng dữ liệu, bộ chọn đầu vào, bộ chia đầu ra, bus ba trạng thái PRSCRC, giao diện bus hệ thống, các thanh ghi cấu hình và dải tín hiệu.
2.2.13.1. Bộ chọn đầu vào
Nhìn chung, mỗi một chức năng đều có một đầu vào xung nhịp và một đầu vào dữ liệu có thể đợc lựa chọn từ nhiều nguồn khác nhau. Mỗi một đầu vào đợc chọn với một bộ chọn vào 16 ra 1. Hơn nữa, có một bộ chọn vào 4 ra 1 cung cấp một đầu vào phụ cho chức năng SPI Slavo, chức năng yêu cầu 3 vào: Xung nhịp, dữ liệu, và SS_(trừ khi là SS_đợc bắt ép hoạt động cùng với bit cho
phép vào ra phụ ). Đầu vào bộ chọn này dự định đợc lựa chọn từ đầu vào GPIO.
2.2.13.2. Đồng bộ hoá bộ xung nhịp đầu vào.
Những khối PSoC số cho phép lựa chọn xung nhịp từ 1 trong 16 nguồn. Nguồn có thể là xung nhịp hệ thống (VC1, VC2, VC3, SYSCLK và SYSCLKX2), các chân đầu vào, đầu ra từ các khối PSoC khác đợc quản lý đợc độ lệch xung và đảm bảo rằng giao diện giữa các khối đợc tính toán thời gian phù hợp trong tất cả các trờng hợp, tất cả các đầu vào xung nhịp của khối số cần phải đợc đồng bộ hoá lại với xung nhịp hệ thống SYSCLK hoặc SYSCLKX2. Xung nhịp SYSCLK hoặc SYSCLKX2 cũng có thể đợc sử dụng trực tiếp. Bit AUXCLK trong thanh ghi DxBxxOU đợc sử dụng để chỉ rõ đầu vào đồng bộ. Việc đồng bộ hóa đầu vào đợc thực hiện theo luật sau:
a. Nếu xung nhịp đầu vào bắt nguồn từ SYSCLK (có thể đã đợc chia nhỏ) thì sẽ đợc khối PSoC số đồng bộ hóa lại với xung nhịp SYSCLK. Hầu hết các xung nhịp trong chip bắt đều thuộc loại này.Ví dụ, VC1,VC2…
b. Nếu xung nhịp đầu vào bắt nguồn từ SYSCLKX2, thì nó sẽ đợc đồng bộ hoá với xung nhịp SYSCLKX2.
c. Chọn trực tiếp từ xung nhịp SYSCLK. d. Chọn trực tiếp từ xung nhịp SYSCLKX2.
e. Đồng bộ hóa Bypass. Rất ít khi lựa chọn điều này, bởi vì nếu xung nhịp không đợc đồng bộ thì chúng có thể bắt đầu sai với lệnh đọc và ghi của CPU. Tuy nhiên, nó có thể xảy ra với trờng hợp một chân ngoài phát xung nhịp cho khối số ở trạng thái không đồng bộ. Ví dụ, nếu ngời sử dụng muốn đồng bộ tác động của CPU bằng ngắt hay bằng một kỹ thuật nào khác.
Những lu ý sau đây liệt kê những cấu hình không đợc cho phép, mặc dù phần cứng không hề ngăn cấm chúng. Bảng tóm tắt của những lu ý này là bộ
chia xung nhịp không đợc cấu hình nh là một cách để tạo xung nhịp đầu ra bằng với SYSCLK hay SYSCLKX2.
1. Khi VC1 đợc cấu hình là chia bởi 1 thì lựa chọn xung nhịp VC1 là không cho phép. Việc cấu hình này tạo ra một xung nhịp bằng với xung nhịp hệ thống SYSCLK. Bởi vậy, SYSCLK nên đợc dùng trực tiếp bằng các bit AUXCLK trong thanh ghi DxBxxOU lên 11b.
2. Khi cả VC1 và VC2 đều đợc cấu hình chia bởi 1 thì cũng tơng tự việc chọn xung nhịp VC2 là không cho phép. Bởi vậy, sử dụng xung nhịp trực tiếp nh trên.
3. Khi VC3 đợc cấu hình sao cho đầu ra có tần số bằng với xung nhịp hệ thống SYSCLK hay SYSCLKX2 thì việc chọn xung nhịp từ VC3 cũng không đợc phép. Bởi vậy, cũng phải đợc sử dụng xung nhịp trực tiếp SYSCLK hoặc SYSCLKX2.
Tất cả những vấn đề đợc đề cập trong phần tái đồng bộ xung nhịp thực đợc miêu tả trong hình 2.15.
Hình2.15 : Tái đồng bộ xung nhịp đầu vào.
Mã Mô tả Sử Dụng
00 Bypass Chỉ sử dụng thiết lập này cho đầu vào ở trạng thái không đồng bộ. Cũng đợc sử dụng khi SYSCLK(48M) đợc lựa chọn.
01 Tài đồng bộ với SYSCLK(24M)
Sử dụng thiết lập này cho bất kỳ xung nhịp nào dựa trên SYSCLK. VC1, VC2, VC3, đợc điều khiển bởi SYSCLK, các khối số với nguồn xung nhịp dựa trên SYSCLK, mạng truyền tin với nguồn dựa trên SYSCLK.
10 Tài đồng bộ với SYSCLKX2
Sử dụng thiết lập này cho bất cứ xung nhịp nào dựa trên SYSCLK2. VC3 đợc điều khiển bởi SYSCLK2, các khối số với xung nhịp dựa trên SYSCLK2 , bus truyền tin với nguồn dựa trên SYSCLK2, đầu vào và dầu ra của bảng với nguồn dựa trên SYSCLK2.
11 SYSCLK trực tiếp
Sử dụng thiết lập này để phát xung nhịp SYSCLK trực tiếp với các khối số. Lu ý rằng thiết lập này hoàn toàn không liên hệ với xung nhịp với tải đồng bộ nhng kể từ đó thì SYSCLK không thể tái đồng bộ với chính nó. Nó cho phép một độ xiên trực tiếp điều khiển nguồn SYSCLK
Bảng 2.33 Những lựa chọn bit AUXCLK 2.2.13.3. Bộ phân ly đầu ra
Hầu hết các chức năng có hai đầu ra, một đầu ra chính và một đầu ra phụ. Mỗi một đầu ra đều đợc điều khiển trên hàng bus đầu ra. Mỗi một bộ phân ly đợc thi hành với 4 bộ kích thích 3 trạng thái. Có hai bit để lựa chọn một trong bốn bộ kích thích và một bit thêm vào để cho phép bộ kích thích. (adsbygoogle = window.adsbygoogle || []).push({});
CONFIGURATION REGISTERS
FUNTION[7: 0] INPUT1[7: 0] OUTPUT[7: 0]
Hình 2.16: Sơ đồ khối mô tả mức cao nhất của các khối PSoC số. 2.2.13.4. Tín hiệu nối chuỗi các khối
Mỗi một khối PSoC số khả năng nối thành chuỗi để tạo ra những chức năng có độ rộng lớn hơn 8 bit. Có những tín hiệu để truyền bá thông tin nh là So sánh, Nhớ, Cho phép, chụp và cổng từ một khối tới một khối tiếp theo để thi hành chức năng với độ chính xác cao hơn. Sự lựa chọn trong thanh ghi chức năng quyết định tín hiệu nào là thích hợp với chức năng mong muốn. Những module đợc thiết kế để thi hành chức năng số với độ rộng lớn hơn 8 bit sẽ tự động lựa chon tín hiệu nối chuỗi, để khẳng định thông tin chính xác chạy giữa các khối.