Ghép chuỗi ảo là một cơ chế cung cấp khả năng khai thác tải SONET/SDH hiệu quả và mềm dẻo. Cơ chế này phá vỡ giới hạn do sự phân cấp tín hiệu truyền dẫn đồng bộ SDH được thiết kế cho tải PDH (tốc độ kênh được phân thành từng cấp thô STM-1, STM-4,…). Từ ảo ngụ ý nói xâu chuỗi các tải trong SONET/SDH để cung cấp băng tần mềm dẻo phù hợp với kích thước số liệu.
Ghép chuỗi ảo VCAT là một giải pháp cho phép gia tăng độ mịn băng tần trên từng khối VC-n. Tại node nguồn MSSP, VCAT tạo một tải liên tục bằng X lần VC-n (xem bảng 3.5). Tập gồm X tải được gọi là một nhóm tải ảo (VCG) và mỗi VC riêng lẻ là một thành viên của VCG. Tất cả các VC thành viên đều được gửi đến node nguồn MSSP một cách độc lập, trên bất kỳ luồng rỗi nào nếu cần thiết. Tại đích, tất cả các VC-n được nhóm lại, theo các chỉ thị cung cấp bởi byte H4 hoặc K4, và cuối cùng được phân phát đến địa chỉ (hình 3.17).
Hình 3.17. Quá trình ghép chuỗi ảo [8].
Do các VC thành viên được phát đi một cách độc lập và có thể trên các luồng khác nhau với độ ì khác nhau nên sẽ tồn tại trễ khác nhau giữa các VC. Do vậy, MSSP đích phải bù trễ chênh lệch này trước khi nhóm tải và phân phát dịch vụ.
Bảng 3.5. Dung lượng của ghép chuỗi ảo của SDH VC-n-Xv
SDH Dung lượng riêng X Dung lượng ảo
VC-11 1.600 Kbit/s 1 ÷ 64 1.600 ÷ 102.400 Kbit/s
VC-12 2.176 Kbit/s 1 ÷ 64 2.176 ÷ 139.264 Kbit/s
VC-2 6.784 Kbit/s 1 ÷ 64 6.784 ÷ 434.176 Kbit/s
VC-3 48.384 Kbit/s 1 ÷ 256 48.384 ÷ 12.386 Kbit/s
VC-4 149.760 Kbit/s 1 ÷ 256 149.760 ÷ 38.338.560 Kbit/s
Chức năng ghép chuỗi ảo chỉ được yêu cầu tại các nút biên và tương thích với mạng SDH trước đó. Để tận dụng được hết những lợi thế của quá trình này thì các tải riêng lẻ phải được truyền trên các tuyến khác nhau qua mạng, do đó nếu một tuyến hoặc một nút mạng bị sự cố thì kết nối chỉ bị ảnh hưởng từng phần. Đây chính là một cách cung cấp dịch vụ bảo vệ sử dụng VCAT và dịch vụ có khả năng phục hồi.
- Phân phối và phục hồi tải trọng
Việc phân phối nội dung của container tải trọng liền kề C-n-Xc, một số thứ tự duy nhất SQ (Sequence Number) được gán vào mỗi VC-n thành viên của VCG bởi NMS (Network Management System). SQ xác định thứ tự mà các byte được phân phối, Giá trị được gán cho SQ trong một VCG kích thước X sẽ từ 0 tới (X-1).
Hình 3.18. Phân phối của C-4-4c
Mỗi VC-n trong VCG sẽ được truyền riêng biệt qua mạng, đường đi của các VC-n khác nhau dẫn đến độ trễ đường truyền khác nhau giữa các VC- n. Do đó, thứ tự của các VC-n đến sẽ thay đổi. Tại trạm đích, các VC-n này phải được bù trễ trước khi khôi phục lại VC-n-Xv. Để phát hiện được độ trễ, chỉ thị đa khung MFI (Multi-Frame Indicator) được định nghĩa. Tại phía phát, MFI của tất cả thành viên thuộc một VCG đều bằng nhau và tăng sau mỗi khung. Tại phía thu, MFI được sử dụng để tập hợp lại tải trọng cho tất cả các thành viên trong nhóm. Độ trễ có thể được xác định bằng cách so sánh các giá trị MFI tại phía thu. Quá trình xử lý tại trạm đích phải bù được khoảng trễ tối thiểu 125 μs. MFI được xem là một bộ đếm và bắt đầu lại bằng “0” nếu nó bị tràn. Tại trạm đích, các VC-n phải được bù trễ, sắp xếp và tập hợp lại để khôi phục lại khối tải trọng ban đầu.
Hình 3.19 mô tả việc khôi phục lại VC-4-4c với các bước như sau: (a) Các thành viên của VCG khi đến phía đích có độ trễ khác nhau.
C-4-4v
C-4(1) C-4(2) C-4(3) C-4(0)
(b) Các thành viên sau khi qua các bộ đệm bù trễ sử dụng thông tin MFI.
(c) C-n-4c sau khi xếp thứ tự, sử dụng thông tin SQ.
Hình 3.19. Minh họa việc khôi phục lại VC-4-4c
3.6.2.1. Ghép chuỗi ảo bậc cao (VCAT của VC-n)
Ghép chuỗi ảo bậc cao (HO-VCAT) ghép X lần các tải VC-3 hoặc VC- 4 (VC-3/4-Xc, X=1..256) thành một tải có dung lượng gấp X lần 48384 hoặc 149760 kbit/s.
Tải được sắp xếp trong X VC-3/4 độc lập để tạo nên một tải VC-3/4- Xv. Mỗi VC-3/4 đều có một POH riêng. Byte POH H4 được sử dụng cho chỉ thị đa khung và dãy ghép ảo.
Mỗi VC-3/4 của tải VC-3/4-Xv được phát độc lập qua mạng. Do trễ lan truyền của các VC-3/4 khác nhau nên sẽ xảy ra trễ chênh lệch giữa các VC- 3/4 riêng lẻ. Trễ chênh lệch này sẽ được bù và các VC-3/4 riêng lẻ này sẽ
- - - C-4-4c C-4(1) C-4(0) C-4(3) C-4(2) C-4(1) C-4(0) C-4(2) C-4(3) (a) (b) (c)
được sắp xếp lại theo thứ tự để tạo thành một tải thống nhất. Quá trình sắp xếp lại phải bù được trễ chênh lệch tối thiểu 125μs.
Mỗi VC-3/4 có mào đầu tuyến riêng. Hình 3.20 trình bày cấu trúc đa khung VC-3/4-Xv. Byte H4 của VC-3/4 được dùng để chỉ thị thứ tự SQ và chỉ thị đa khung MFI.
Hình 3.20. Cấu trúc khung VC-3/4-Xv
Bảng 3.6. Dung lượng tải trọng của VC-3/4-Xv (adsbygoogle = window.adsbygoogle || []).push({});
VC-n-Xv (X = 1…256) VC-n p Dung lượng tải trọng
VC-4-Xv VC-3-Xv VC-4 VC-3 260 84 X*149.760 Kbit/s X*48.384 Kbit/s
Để phục vụ cho việc bù trễ ở trạm đích, phía nguồn sắp xếp các VC-3/4 lại thành đa khung. Một đa khung tổng VCAT tốc độ 512 ms được sử dụng để bù trễ trong khoảng từ 125 µs đến 256 ms. Đa khung tổng gồm 256 đa khung và mỗi đa khung gồm 16 khung. Chỉ thị đa khung gồm hai phần. Phần thứ nhất sử dụng bit [5…8] của byte H4 để chỉ thị đa khung (MFI-1). MFI-1 này tăng một đơn vị sau mỗi khung và có giá trị từ 0 tới 15. Phần thứ hai là chỉ thị
C-n-Xv C-n 1 9 1 X p*X 9 1 125us 125us 125us VC-n(X) VC-n(1) 1 VC-n-Xv 1 1 p+1
đa khung 8 bit (MFI-2) sử dụng các bit [1…4] của byte H4 thuộc khung 0 (MFI-1=0) sẽ là các bit [1…4] của MFI-2 và thuộc khung 1 (MFI-1=1) sẽ là các bit [5…8] của MFI-2. MFI-2 tăng lên 1 đơn vị sau mỗi 16 khung (1 đa khung) và có giá trị từ 0 tới 255. Kết quả là đa khung tổng gồm 4096 khung và dài 512 ms (hình 3.22).
Hình 3.21. Đa khung 32 bit (bit thứ hai byte 4)
Hình 3.22. Cấu trúc đa khung tổng VC-3/4-Xc
Chỉ thị số thứ tự SQ nhận biết thứ tự các VC-3/4 riêng lẻ của VC-3/4- Xv. Mỗi VC-3/4 riêng lẻ của VC-3/4-Xv có một số thứ tự cố định duy nhất trong khoảng từ 0 tới (X-1) (hình 3.22). VC-3/4 truyền trong trong các khe
R R ... R R
Đếm khung chỉ thị thứ tự
thời gian 1, (X+1), (2X+1)… của VC-3/4-Xc sẽ có số thứ tự là 0, VC-3/4 truyền trong các khe thời gian 2, (X+2), (2X+2)….của VC-3/4-Xc sẽ có số thứ tự là 1, vv….. VC-3/4 truyền trong các khe thời gian X, 2X, 3X….của VC-3/4-Xc sẽ có số thứ tự là (X-1). Giá trị của SQ phải do NMS thiết lập. Số thứ tự SQ 8-bit (cho giá trị của X lên tới 256) sử dụng các bit [1…4] của byte H4 thuộc khung 14 (MFI-1 = 14) sẽ là các bit [1…4] của SQ và thuộc khung 15 (MFI-1 = 15) sẽ là các bit [5…8] của SQ (bảng 3.7).
Bảng 3.7. Chỉ thị thứ tự và đa khung trong byte [4]
H4 byte Số thứ tự khung Số thứ tự đa khung Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Bit 8
Chỉ thị đa khung thứ nhất MFI1
Chỉ thị thứ tự MSB (bit 1-4) 1 1 1 0 14
n-1
Chỉ thị thứ tự LSB (bit 5-8) 1 1 1 1 15
Chỉ thị đa khung thứ 2 MSB (bit 1-4) 0 0 0 0 0
n
Chỉ thị đa khung thứ 2 LSB (bit 5-8) 0 0 0 1 1
Dự trữ ( "0000" ) 0 0 1 0 2 Dự trữ ( "0000" ) 0 0 1 1 3 Dự trữ ( "0000" ) 0 1 0 0 4 Dự trữ ( "0000" ) 0 1 0 1 5 Dự trữ ( "0000" ) 0 1 1 0 6 Dự trữ ( "0000" ) 0 1 1 1 7 Dự trữ ( "0000" ) 1 0 0 0 8 Dự trữ ( "0000" ) 1 0 0 1 9 Dự trữ ( "0000" ) 1 0 1 0 10 Dự trữ ( "0000" ) 1 0 1 1 11 Dự trữ ( "0000" ) 1 1 0 0 12 Dự trữ ( "0000" ) 1 1 0 1 13 Chỉ thị thứ tự MSB (bit 1-4) 1 1 1 0 14 Chỉ thị thứ tự LSB (bit 5-8) 1 1 1 1 15
Chỉ thị đa khung thứ 2 MSB (bit 1-4) 0 0 0 0 0
n+1
3.6.2.2. Ghép chuỗi ảo bậc thấp (VCAT cho VC-m)
Ghép ảo bậc thấp LO-VCAT ghép X lần các tải VC-11, VC-12 hoặc VC2 (VC-11/12/2-Xv, X=1..64).
Một VCG được xây dựng từ các VC11, VC12 hoặc VC2 sẽ cho tải gấp X lần VC11, VC12 hoặc VC2, do đó dung lượng sẽ gấp X lần 1600, 2176 hoặc 6784kbit/s. Các thành viên của VCG sẽ được phát một cách độc lập qua mạng, do đó trễ chênh lệch có thể xảy ra giữa các thành viên độc lập của một VCG và chúng sẽ được bù tại node đích trước khi được nhóm lại. Một cơ chế đa khung sẽ được thực thi trong bit 2 của K4. Bit này gồm số dãy SQ và chỉ thị đa khung MFI, cả hai phần này đều hỗ trợ việc sắp xếp lại các thành viên của VCG. Node đích MSSP sẽ đợi đến khi thành viên cuối cùng đến đích và sau đó sẽ bù trễ (tới 256ms). Cần lưu ý rằng bản thân K4 đã là một chỉ thị đa khung, nó được nhận sau mỗi 500μs, sau đó cứ 512 ms thì toàn bộ dãy đa khung sẽ được phát lại.
Mỗi VC-1/2 có một mào đầu riêng. Cấu trúc khung cũng tương tự như VC-3/4Xv được trình bày trong hình 3.24.
Bit thứ 2 của byte K4 của VC-1/2 POH được sử dụng để mang thông tin về thứ tự VC-1/2 và thứ tự khung. Một chuỗi gồm 32 bit nối tiếp (hình thành từ 32 đa khung, mỗi đa khung có 4 khung) được sắp xếp như hình 3.23. Chuỗi bit này được lặp lại sau mỗi 16 ms (32 bit x 500μs/bit) hay sau mỗi 128 khung.
Các bit [1…5] là trường chỉ thị đa khung MFI. Với 5 bit MFI nó cho phép độ trễ lên tới 512ms , bằng 32 lần độ dài đa khung (32 x 16ms). Các bit [6…11] là trường chỉ thị thứ tự SQ. 21 bit còn lại được dùng để dự trữ cho tương lai được thiết lập bằng ‘0'.
Bảng 3.8. Dung lượng tải trọng của VC-1/2-Xv (adsbygoogle = window.adsbygoogle || []).push({});
VC-m-Xv
VC-12-Xv VC-11-Xv VC-12 VC-11 34 25 X*2.176 Kbit/s X*1.600 Kbit/s
Hình 3.23. Cấu trúc đa khung tổng VC-1/2-Xv
MFI là một bộ đếm khung, tăng lên một sau mỗi khung. Chỉ thị số thứ tự SQ nhận biết thứ tự các VC-1/2 riêng lẻ của VC-1/2-Xv. Mỗi VC-1/2 riêng lẻ của VC-1/2-Xv có một số thứ tự cố định duy nhất trong khoảng từ 0 tới (X-1) (Hình 3.23).
R : bit dự trữ được thiết lập bằng ‘0’.
Giá trị của X được giới hạn từ 1- 64 bởi vì không thể sắp xếp được nhiều hơn 63 VC-11 hoặc VC-12 vào một VC-4 và do đó trường SQ bị giới hạn và có 6 bit.
Hình 3.24. Cấu trúc đa khung VC-1/2-Xv 3.6.2.3. So sánh ghép chuỗi ảo và ghép chuỗi liền kề
Hình 3.25. Ghép chuỗi ảo và ghép chuỗi liền kề [4].
Sự khác nhau giữa hai phương thức ghép chuỗi là cách thức truyền tải các VC giữa các đầu cuối (hình 3.25). Ngoài ra, phương thức ghép chuỗi ảo cũng cho hiệu suất truyền dẫn cao hơn so với phương thức kết chuỗi liền kề như minh hoạ trong bảng 3.9. Với ghép chuỗi liền kề khối tải trọng cần truyền
C-m-Xc C-m 1 4 1 q*X X 4 1 125us 500us 500us VC-m(X) VC-m(1) 1 VC-m-Xv 1 1 q+1
được sắp xếp vào các container phù hợp rồi truyền, do đó yêu cầu chức năng ghép chuỗi tại mọi phần tử mạng. Đối với ghép chuỗi ảo, khối tải trọng được chia nhỏ và sắp xếp vào các VC-n riêng lẻ rồi được truyền đi và được tái kết hợp tại đầu cuối của tuyến truyền. Do đó chỉ yêu cầu chức năng ghép chuỗi tại đầu cuối của tuyến. Phương pháp ghép chuỗi liền kề chỉ có ý nghĩa về lý thuyết hơn là thực tế do không hiệu quả về mặt băng tần.
Bảng 3.9. So sánh ghép chuỗi liên tục và ghép chuỗi ảo
Dịch vụ Tốc độ bit Ghép liên tục Ghép ảo
Ethernet 10Mbit/s VC-3 (20%) VC-11-7v (89%)
Fast ethernet 100 Mbit/s VC-4 (67%) VC-3-2v (99%)
Gigabit ethernet 1000 Mbit/s VC-4-16c (42%) VC-4-7v (95%)
Fiber Channel 1700 Mbit/s VC-4-16c (42%) VC-4-12v (90%)
ESCON 160 Mbit/s VC-4-4c (26%) VC-3-4v (83%)
ATM 25 Mbit/s VC-3 (50%) VC-11-16v (98%)
DVB 270 Mbit/s VC-4-4c (37%) VC-3-6v (93%)
3.7. Cơ chế điều khiển dung lượng tuyến LCAS
Như đã trình bày ở trên, ghép chuỗi ảo mở rộng dung lượng tải trọng truyền qua mạng SDH, được thực hiện để tạo nên những tải có dung lượng khác nhau. Mặt khác, ghép chuỗi ảo cung cấp tính mềm dẻo trong việc làm cho kích thước container được ghép chuỗi phù hợp với phần lớn băng thông của tín hiệu khách hàng. Mặc dù một số lượng tải ghép chuỗi đã được xác định trước cho phần lớn ứng dụng nhưng thực tế vẫn cần phân phát động một số tải cho một vài ứng dụng cụ thể. Hơn nữa, nếu một VC-n thuộc VCG bị lỗi, toàn bộ VCG sẽ bị lỗi. LCAS, đã được chuẩn hoá trong ITU-T G.7042, được thiết kế để thực hiện chức năng trên. LCAS có thể đưa thêm hoặc loại bỏ một số tải thành viên trong một VCG, do đó sử dụng lượng băng tần hiệu quả hơn mà không làm ảnh hưởng đến dữ liệu được truyền tải.
LCAS là một giao thức báo hiệu thực hiện trao đổi bản tin giữa hai điểm kết cuối VC để xác định số lượng tải ghép chuỗi. Với yêu cầu của người sử dung, số lượng tải ghép chuỗi có thể tăng/giảm phù hợp với kích thước lưu lượng trao đổi. Đặc tính này rất hữu dụng với nhà khai thác để thích ứng băng tần thay đổi theo thời gian, theo mùa… giữa các bộ định tuyến. Ngoài ra, LCAS còn cung cấp khả năng tạm thời loại bỏ thành viên khi bị lỗi.
Cơ chế hoạt động của LCAS dựa trên việc trao đổi gói điều khiển giữa bộ phát (So) và bộ thu (Sk). Những gói điều khiển được gửi liên tục, ngay cả khi không có thay đổi trong thông tin mà nó chứa. Mỗi gói điều khiển sẽ mô tả trạng thái của tuyến trong gói điều khiển kế tiếp. Những thay đổi này được truyền đi tới phía thu để bộ thu có thể chuyển tới cấu hình mới ngay khi nhận được nó. Gói điều khiển gồm một loạt các trường dành cho những chức năng định trước và chứa thông tin từ bộ phát đến bộ thu cũng như thông tin từ bộ thu đến bộ phát.
3.7.1. Gói điều khiển
LCAS hoạt động dựa trên việc trao đổi gói điều khiển giữa đầu phát và đầu thu. Những gói điều khiển được gởi liên tục, ngay cả khi không có thay đổi trong thông tin mà nó chứa. Mỗi gói điều khiển mô tả trạng thái của thành viên trong gói điều khiển kế tiếp. Những thay đổi được gởi tới phía nhận để có thể chuyển tới một cấu hình mới ngay khi nó tới và được xác nhận.
- Trong hướng đi :
+ Trường chỉ thị đa khung (MFI – Multi Frame Indicator). + Trường chỉ thị số thứ tự (SQ – Sequence Number). + Trường điều khiển (CTRL - Control).
+ Bit nhận dạng nhóm (GID - Group Identification).
- Trong hướng về : (adsbygoogle = window.adsbygoogle || []).push({});
+ Trường trạng thái thành viên (MST – Member Status).
+ Bit xác nhận thay đổi thứ tự ( RS-Ack : Re-Sequence Acknowledge).
Chú ý : các gói điều khiển của tất cả thành viên thuộc một VCG chứa MST và RS-Ack giống nhau.
- Ở cả hai hướng:
+ Trường CRC.
+ Những bit không được sử dụng được dự trữ và sẽ được thiết lập bằng ‘0’.
3.7.1.1. Trường địa chỉ đa khung (MFI)
Tại phía nguồn giá trị MFI của tất cả các thành viên trong nhóm ghép chuỗi ảo VCG là bằng nhau và tăng sau mỗi khung. MFI sử dụng cơ chế được