Khối xử lí chính sẽ bao gồm các linh kiện sau: Bộ xử lí 8 Bit CPU Zilog 80 (Z80)
Bộ nhơ EFROM 27256 dung lượng 32 Kbyte sử dụng để làm ROM tạo chữ (chứa dữ liệu của ma trận chữ)
Bộ nhớ SRAM 6264 dung lượng 8 Kbyte sử dụng trong quá trình xử lí của CPU
II.2 THIẾT KẾ CHO KHỐI XỬ LÍ TRUNG TÂM:
Khi thiết kế cho khối xử lí trung tâm một điều thuận lợi là khi ghép nối các bộ nhớ với CPU ta không cần phải thông qua các vi mạch phụ trợ khác và các tín hiệu điều khiển trên bộ nhớ cũng giống như các tín hiệu điều khiển trên CPU nên việc ghép nối diễn ra tương đối đơn giản như sau:
II.2.1 GHÉP NỐI CÁC TÍN HIỆU ĐIỀU KHIỂN :
Các chân địa chỉ của CPU,EFROM,SRAM đều được đưa lên Bus địa chỉ(ADDRESS BUS)
Các đường dữ liệu từ D0-D7 của CPU,EFROM,SRAM đều được đưa lên Bus dữ liệu(DATA BUS)
Tín hiệu RD của EFROM và của SRAM được nối vào chân điều khiển RD của Z80 để CPU điều khiển việc đọc dữ liệu từ bộ nhớ.
CPU GIẢI MÃ ĐỊA CHỈ EFROM SRAM Address Bus Control Bus
Tín hiệu WR của SRAM được nối vào chân điều khiển WR của Z80 để CPU điều khiển việc ghi dữ liệu vào bộ nhớ.
Ngoài ra các chân chọn vỏ của các bộ nhớ được ghép nối vào các ngõ ra của khối giải mã địa chỉ để xác định vùng nhớ đồng thời thực hiện việc chọn bộ nhớ cho CPU làm việc.
II.2.2 XÁC ĐỊNH CÁC TÍN HIỆU ĐIỀU KHIỂN CỦA CPU Z80:
Trên bộ xử lí CPU Z80 có rất nhiều các tín hiệu điều khiển tuy nhiên khi thiết kế cho khối xử lí trung tâm này chúng ta chỉ sử dụng một số chân tín hiệu nào đó mà thôi khi thiết kế cho mạch này ngoài những tín hiệu đã đề cập ở trên ta còn sử dụng các tín hiệu sau :
Tín hiệu RESET được nối vào một mạch RESET để khởi độnh lại hệ thống.
Tín hiệu CLK được nối vào bộ chia xung Clock (OSC 1,8432MHz) để chia tần số Clock làm việc cho CPU.
Tín hiệu IORQ được nối đến ngõ vào của khối giải mã địa chỉ cho thiết bị ngoại vi để yêu cầu làm việc với thiết bị ngoại vi.
Tín hiệu MERQ được nối đến ngõ vào của khối giải mã địa chỉ cho bộ nhớ để yêu cầu làm việc với bộ nhớ.
Tín hiệu ngắt quãng INT được nối đến chân điều khiển RxRDY của 8251 để thực hiện việc ngắt khi dữ liệu đọc chưa sẵn sàng.
Chân tín hiệu ngắt quãng không mặt na (NMI) đuợc nối đến 1 ngõ OUT của mạch định thời 8253 để thực hiện việc ngắt cứng theo thời gian.Ở đây ta định thời gian ngắt cho CPU là 10 ms.
Các chân tín hiệu còn lại của CPU không sử dụng,để chống nhiễu cho CPU các ngõ vào không sử dụng sẽ được nối lên nguồn để Set mức Logich 1 (không tích cực) cho nó,còn các ngõ ra không sử dụng có thể để trống.