a. Thanh ghi SCSR1
Bit 15 Reserved
Bit 14 CLKSRC. Chӑn nguӗn cho chân CLKOUT
0 Nguӗn là xung clock cӫa CPU output 1 Nguӗn là Watchdog clock
Bits 13–12 LPM(1:0). Chӑn mode low_power (tiӃt kiӋm năng lѭӧng)
Nhӳng bit này dùng ÿӇ chӑn mode khi CPU thӵc hiӋn lӋnh IDLE
LPM(1:0) Low-Power mode selected
00 IDLE1 (LPM0) 01 IDLE2. (LPM1) 1x HALT (LPM2)
Bits 11–9 PLL Clock prescale select. Scaler cho nguӗn xung dao ÿӝng cӫa chu kì máy CLKPS2 CLKPS1 CLKPS0 System Clock Frequency
0 0 0 4 x Fin 0 0 1 2 x Fin 0 1 0 1.33 x Fin 0 1 1 1 x Fin 1 0 0 0.8 x Fin 1 0 1 0.66 x Fin 1 1 0 0.57 x Fin 1 1 1 0.5 x Fin
0 Không cho xung clock tӟi module này
1 Cho xung clock tӟi module này và chҥy bình thѭӡng
Bit 4 CAN CLKEN. CAN (Controller Area Network)
0 Không cho xung clock tӟi module này
1 Cho xung clock tӟi module này và chҥy bình thѭӡng
Bit 3 EVB CLKEN. EVB (Event Manager B)
0 Không cho xung clock tӟi module này
1 Cho xung clock tӟi module này và chҥy bình thѭӡng
Bit 2 EVA CLKEN. EVA (Event Manager A) module clock enable control bit
0 Không cho xung clock tӟi module này
1 Cho xung clock tӟi module này và chҥy bình thѭӡng
Bit 1 Reserved
Bit 0 ILLADR. Bit báo dùng sai ÿӏa chӍ hoһcÿӏa chӍ cҩm Khi dùng ÿӏa chӍ cҩm bit này sӁ set lên 1
b.Thanh ghi SCSR2
Bits 15–7 Reserved
Bit 6 Input-qualifier _ Xác nhұnÿӝ dài chuҭn cӫa tính hiӋu vào
Bit này dùng ÿӇ ÿӏnh chuҭn cho input signal ӣ các chân CAP1–6, XINT1/2,
ADCSOC, and PDPINTA/B . I/O ko sӱ dөng chӭc năng này. Trҥng thái cӫa tín hiӋu chӍ ÿәi nӃu tín hiӋuÿѭӧc giӳ hѫn 5 hoһc 11 chu kì máy:
0 5 chu kì máy 1 11 chu kì máy
Bit 5 Watchdog Override. (WD protect bit), Clear_only bit
Bit xác ÿӏnh có cho ngѭӡi sӱ dөng tҳt chӭc năng WatchDog hay ko 0 Bҧo vӋ WD khӓi viӋc bi tҳt bӣi software. (adsbygoogle = window.adsbygoogle || []).push({});
1 Cho phép tҳt chӭc năng thông qua bit WDDS trong WDCR. Dù bӏ clrear thì không lâu sau nó sӁ ÿѭӧc set lên 1, vi thӃ sӁ bҧoÿҧm sӵ hoàn chӍnh cӫa WD
Bit 4 XMIF Hi-Z Control
BitÿiӅu khiӇn trҥng thái cӫa giao tiӃp bӝ nhӟ ngoài.
Bit 3 Boot Enable
Bit này tác ÿӝng lên chân BOOT_EN / XF lúc reset. Sau khi reset và khӣiÿӝng, bit này có thӇ thayÿәi
0. Không dùng Flash memory
1.Ĉӏa chӍ chѭѫng trình ÿѭӧc phân bӕ trên 0000 — 7FFF cӫa chip
Bit 2 Chӑn chӭc năng Microprocessor / Microcontroller
Bit này tác lên chân MP/MC lúc reset. Sau khi reset, bit này cho phép thay ÿәi viӋc thӵc hiӋn sofware trong chip hay ngoài chip
0 Microcontroller mode, Program Address nҵm 0000 — 7FFF bên trong (nhѭ Flash) 1 Microprocessor mode — Program Address range 0000 —7FFF nҵm ngoài (vi dө bӝ nhӟ ngoài)
Bits 1–0 SARAM Program / Data Space Select
DON PON SARAM status
0 0 SARAM nҵm trên vùng nhӟ ngoài 0 1 SARAM nҵm trên Program space 1 0 SARAM nҵm trên Data space
1 1 SARAM nҵm trên cҧ Data và Program spaces
Bit 15-8 AnDIR
0 Xuҩt port 1 Nhұp port