Kiến trúc node chuyển mạch đệm quang 2ì2 gồm một loạt các thiết bị chuyển mạch 2ì2 và các đờng dây trễ. Mỗi điểm chuyển mạch 2ì2 có thể thay đổi trạng thái giữa các khe thời gian dới sự điều khiển điện. Dung lợng của chuyển mạch rất nhỏ so với mạng viễn thông rộng lớn, do đó kiến trúc này chỉ áp dụng trong các mạch vòng và mạng cục bộ (LAN). Kiến trúc này cũng có thể thực hiện u tiên gói tin nhng rất khó vì các gói tin đều đợc lập lịch trình theo một thời gian định trớc, để đi qua trờng chuyển mạch. Dới đây sẽ xét 4 kiểu trong loại kiến trúc này.
1 Kiến trúc ghép trễ quang COD (Cascaded Optical Delays)
Trong COD, mỗi thiết bị chuyển mạch 2x2 sẽ phân loại gói tin tới đầu ra phía trên hay đầu ra phía dới theo yêu cầu, và đợc gọi là một "thanh nối chéo thông minh" hay "crossbar thông minh (smart)". Mỗi tầng có thể hoặc là trao đổi một khe (TC Track Changer) nh hình 3.27 (a), hoặc là trao đổi hai khe (TTC Twin Track Changer) nh hình 3.27 (b), và đợc ghép nối theo chuỗi nối tiếp.
Nếu mỗi đờng dây trễ trên mỗi tầng có một bớc sóng duy nhất, thì thứ tự các gói tin đợc duy trì. Độ sâu của toàn bộ đệm quan hệ tuyến tính với số tầng. Chuỗi các TTC có xác suất mất tế bào tin nhỏ hơn chuỗi TC. Ví dụ với 5 tầng TC; độ trễ 1, 7, 49, 686; tải 0,8 và 11 thanh nối chéo thì xác suất mất gói là 10-11, còn nếu với 4 tầng TTC, độ trễ 1, 7, 98, 4116; tải 0,8 và 13 thanh nối chéo thì xác suất mất gói là 10-24. Do đó, đối với TTC nếu số thanh nối chéo càng ít thì hiệu năng càng cao.
2 Kiến trúc chuyển mạch ghép đờng dây trễ SDL (Switch Fiber Delay_lines)
Kiến trúc 2x1 này gồm 2 tầng đờng dây trễ nh hình 3.28, ban đầu chỉ để làm giảm sự tranh chấp bộ thu trong hệ thống WDM. Sau đó đợc đa vào sử dụng trong kiến trúc chuyển mạch.
Lê Tiến Trung D2001VT–
Đầu vào tầng Đường trễ Chuyển mạch 2x2 Đầu ra tới tầng tiếp theo Hình 3.27(a): Trao đổi một khe
Đầu vào tầng Đường trễ Delay_line Đầu ra tới tầng tiếp theo Chuyển mạch 2x2
Hình 3.27(b): Trao đổi haikhe
Đầu ra Đầu vào
1 1
Hình 3.28: Kiến trúc chuyển mạch ghép đường dây trễ
Đồ án tốt nghiệp đại học Chơng 3: Chuyển mạch gói quang
Nếu có hai gói tin tranh chấp ở đầu vào thì một gói đợc trễ đệm trên đờng dây trễ thứ nhất, và nếu lại tiếp tục có tranh chấp thì gói tin mới sẽ đợc trễ đệm trên đờng dây trễ thứ hai. Khi nguyên tắc hàng đợi FIFO bị phá vỡ, hiệu năng vẫn có thể đợc duy trì vì có rất nhiều cách điều khiển.
Theo đề án giải quyết tranh chấp nhờ đờng dây trễ CORD (Contention Optical Resolution by Delay_lines), thì các đờng dây trễ đều có độ trễ nh nhau bằng 1 khe thời gian. Tuy nhiên các đờng dây trễ có độ trễ không đồng đều từ 1 tới 10 cũng có thể đợc sử dụng, ví dụ suy hao gói 0,0469 ở tải 0,5 trên cả hai đầu vào. Tất cả các gói tới hai đầu vào đều định hớng tới một đầu ra vì đây là kiến trúc 2x1, khi đó cần tránh trờng hợp cả hai gói ra khỏi đờng dây trễ cùng một lúc. Chuyển mạch gói sẽ thực hiện nhờ điều khiển gói tới đờng dây trễ có độ trễ nhỏ hơn hay lớn hơn.
3 Chuyển mạch đờng dây trễ logarit
Kiến trúc này yêu cầu phần cứng tăng theo hàm loga với yêu cầu độ sâu bộ đệm nh hình 3.29.
Kiến mô phỏng theo đệm đầu ra để điều khiển cấu trúc với các phần tử chuyển mạch đệm đầu ra 2 x2. Tổng hai bộ đệm luôn là n-1, kiến trúc này hoàn toàn không bị chặn nội, hay nói cách khác là kiến trúc này chấp nhận tải 100%. Tuy nhiên tải 100% ở đây không ổn định, vì có gói tin bị trễ vô hạn theo thống kê ngẫu nhiên. Để giải quyết trờng hợp này, mỗi khe thời gian rỗng vào chuyển mạch sẽ đợc chèn vào hàng đợi còn
Hình 3.29: Chuyển mạch đường dây trễlogarit
1 2 n/ 4 n/ 2n 0 -5 -10 -15 -20 -25 0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 0,999 Tải ρ LogW)
Hình 3.30 : Tỉ lệ mất gói tin của chuyển mạch đường dây trễ logarit
n = 2 n = 4 n = 8 n = 16 n = 32 n = 64 n = 128
Đồ án tốt nghiệp đại học Chơng 3: Chuyển mạch gói quang
nhiều chỗ trống nhất để đảm bảo hệ thống cân bằng và tránh tình trạng không ổn định. Các khe thời gian rỗng trong hàng đợi sẽ bị trễ không định trớc và có thể trễ vô hạn. Hình 3.30 biểu diễn tỉ lệ mất gói tin theo đơn vị loga của kiến trúc này.
4 Chuyển mạch định tuyến bổ sung đệm đơn tầng
Kiến trúc chuyển mạch này là trờng hợp đặc biệt của chuyển mạch đờng dây trễ logarit, với n=2 và gồm hai chuyển mạch 2x2 với một đờng dây trễ. Chuyển mạch này có thể điều khiển sai khác rất ít so với kiến trúc trên, để xác suất mất gói giảm xuống một đại lợng rất nhỏ. Sự triển khai kiến trúc này có thể đợc nghiên cứu rộng rãi trong mạng thông thờng. Tuy nhiên vì dung lợng đệm đơn tầng rất nhỏ, nên kiến trúc này chỉ áp dụng cho các ứng dụng chấp nhận xác suất mất gói lớn, và do đó nó hạn chế hơn so với kiến trúc chuyển mạch đờng dây trễ logarit nói trên. Hiệu năng của kiểu chuyển mạch này ứng với n=2 trong hình 3.30.
Nói chung, các kiến trúc đệm theo CORD và chuyển mạch định tuyến đệm đơn tầng đều là các chuyển mạch kích thớc nhỏ, do đó chỉ áp dụng trong một số trờng hợp đặc biệt. COD tận dụng phần cứng kém hiệu quả hơn so với chuyển mạch đờng dây trễ logarit. Ví dụ xác suất mất gói tin là 10-24 yêu cầu 13 crossbar thông minh trong cấu hình TTC, trong khi đó, chuyển mạch đờng dây trễ logarit chỉ cần 8 phần tử chuyển mạch 2x2 (hình 3.30). Ngoài ra, theo CORD kiểu đệm cho độ trễ gói lớn hơn và không duy trì đợc thứ tự gói tin.