Hình 4.8 mô tả các phần tử chính của bộ định tuyến IP terabit, OIN hỗ trợ chuyển mạch không tắc nghẽn và dung lợng cao, khối phân xử Ping –Pong giải quyết xung đột đầu ra và điều khiển các thiết bị chuyển mạch, các RM thực hiện chuyển tiếp các gói IP, và RC cấu trúc thông tin định tuyến cho RM. Có hai loại RM là RM đầu vào (IRM) và RM đầu ra (ORM). Cả hai đều thực hiện nhiệm vụ đệm gói IP, quét bảng định tuyến, lọc gói và các giao diện linh hoạt nh OC-3, OC12, OC-48, chuẩn Ethernet Gigabít. Kết nối giữa RC và các RM đợc thực hiện với các bus chuyên dụng hoặc thông qua OIN.
OIN 256 ì 256 SRC ORM ORM IRM IRM SRC SONET OC-48 2X 2.5G Fast Ethernet 50 x 100M
Bản tin yêu cầu và báo nhận Điều khiển Các tuyêns SONET OC-48 2X 2.5G Gigabit Ethernet 5 x 1G #255 #0 #0 #0 10Gb/s #255
IRM: Modun định tuyến đầu vào . ORM:Modun định tuyến đầu ra .
SRC: Bộ điều khiển định tuyến chuyển m ạch. OIN: Mạng kết nối quang .
HAU: Khối phân cấp phân xử . Hình 4.8: Kiến trúc bộ định tuyến IP terabit.
1 Sự tăng tốc
Trong kỹ thuật chuyển mạch thì độ dài đoạn cố định thờng nhận đợc từ các bộ định tuyến dung lợng cao để phối hợp chuyển mạch tốc độ cao và hiệu năng hệ thống tốt hơn.
Hình 4.9(a) đề xuất hai nhân tố tăng tốc độ để phối hợp 100% thông lợng dới lu l- ợng kiểu bó với phân phối hình học và trung bình đột phát kích cỡ 10 đoạn gói. Hình
Đồ án tốt nghiệp đại học Chơng 4: Các mô hình chuyển mạch
4.9(b) chỉ ra trễ trung bình tơng ứng. Tổng số trễ trung bình hàng đợi đầu vào và đầu ra rất gần với danh giới lý thuyết của hàng đợi đầu ra. Trễ đầu vào ở thứ tự nhỏ hơn trễ tổng, vết mờ một chuyển mạch hàng đợi với độ tăng tốc 2, trung bình sẽ thực hiện gần bằng chuyển mạch hàng đợi đầu ra hoàn toàn.
Kích cỡ đột biến = 1 Kích cỡ đột biến = 10 T hô ng lu ợn g 1 1,5 Phần tử tăng tốc 2 (a) Hàng đợi đầu ra
Hàng đợi đầu vào\ra (tổng) Hàng đợi đầu vào\ra (đầu vào)
Hàng đợi đầu vào\ra (đầu ra)
0,1 0,5 1 10-2 100 102 T rễ tr un g bì nh Tải cung cấp (b) Hình 4.9: Đặc tính chuyển mạch. Sự tăng tốc gây ra nhiều khó khăn về hai khía cạnh:
Tốc độ truyền chuyển mạch phải tăng gấp đôi tới 10Gbít/s
Đồ án tốt nghiệp đại học Chơng 4: Các mô hình chuyển mạch
Chia đều thời gian phân xử. Khó khăn đầu tiên có thể dễ dàng giải quyết nhờ công nghệ kết nối quang, còn khó khăn thứ hai nhờ sự phối hợp PPA.
2 Luồng gói dữ liệu
Một đoạn dữ liệu đợc chọn đơn vị 64 byte để tơng thích với các gói IP ngắn nhất (40 byte). Các gói IP độ dài thay đổi đợc phân đoạn trớc khi chuyển qua trờng chuyển mạch. Hình 4.10 mô tả luồng gói thông qua các bộ định tuyến. Một bộ phân nhiệm gói luân chuyển đơn giản đợc sử dụng tại mỗi giao diện đầu vào (ILI) để xắp xếp các gói đến từ các giao diện khác nhau. Bộ phân nhiệm sử dụng một bộ đệm FIFO ở mỗi giao diện để lu trữ các gói đầu vào. Khi tốc độ đờng đầu ra của phân nhiệm phụ thuộc vào tất cả các giao diện, nó cũng chỉ ra sự biến động gói lớn nhất tại mỗi FIFO đờng đầu vào chỉ gấp đôi kích cỡ gói IP lớn nhất. Vì vậy, bộ đệm giống nhau đợc chọn để tránh mất gói.
PSU FIFO IPC
OIN Giao diện đầu vào
Bộ phân nhiệm gói
Giao diện chuyển mạch đầu vào (ISI)
10Gb/s
Khôí phân đoạn gói Bộ điều khiển cổng gói 20Gb/s Mào đầu OIN 1 2 3 128 1 2 3 128 20Gb/s Giao diện đuờng đầu vào
RT NRT 10Gb/s
10Gb/s
Giao diện chuyển mạch đầu ra (OSI) Các đoạn từ các
cổng vào khác
Ghép lại gói
Bus quảng bá và hai hàng đợi uu tiên
RT: Hàng đợi FIFO thời gian thực NRT: FIFO không
thời gian thực
Hình 4.10: Các luồng gói qua bộ định tuyến.
Các gói ra khỏi bộ nhân nhiệm đợc đa vào giao diện chuyển mạch đầu vào (ISI) mà ở đó phân đoạn gói tin để mang đi. Trong khi gói đợc phân đoạn thì đầu tiên mào đầu IP đợc kiểm tra bởi bộ lọc gói đầu vào (IPF) để bảo mật mạng phân lớp luồng, nh chỉ ra trong hình 4.8. Sau đó mào đầu đợc gửi tới phơng tiện chuyển tiếp đầu (IFE) vào để quét bảng định tuyến IP mà quyết định gói đợc đa đến ORM nào.
Đoạn dữ liệu đợc lu trữ trong FIFO trong khi chờ sự phân sử trớc khi chuyển qua OIN. Thứ tự chuyển tiếp là từng gói, chứ không phải từng cell với mỗi ISI thứ tự ghép lại một cách đơn giản. Thêm số các cổng đầu vào vào mỗi đoạn trớc khi đa vào OIN để đảm bảo gói đợc ghép đúng tại cổng đầu ra.
Đồ án tốt nghiệp đại học Chơng 4: Các mô hình chuyển mạch
Các đoạn của một gói đến cổng cổng ra đợc chèn cùng với các gói từ các cổng đầu vào khác. Trong khi một gói đợc ghép lại thì các mào đầu IP đợc gửi tới bộ lọc gói đầu ra (OPF) sau đó phơng tiện chuyển tiếp đầu ra (OFE) với cách quét bảng định tuyến IP khác để quyết định gói này đợc đa đến giao diện đi ra nào. Sau đó các gói đợc quảng bá từ giao diện đờng ra tới tất cả giao diện cần thiết. Mỗi giao diện duy trì hai FIFO hỗ trợ hai thuộc tính lu lợng: Các gói thời gian thực(RT) và không thời gian thực (NRT).