Quá trình sắp xếp kênh E-DCH sao mã hóa kênh lên các kênh vật lý khá đơn giản. Như mô tả trên hình 2.16, E-DCH được sắp xếp lên một trong số các kênh E- DPDCH tách biệt so với kênh DPDCH. Phụ thuộc vào E-TFC được chọn, số lượng các kênh E-DPDCH được sử dụng sẽ khác nhau. Đối với các tốc độ số liệu thấp, một kênh E-DPDCH với hệ số trải phổ tỷ lệ nghịch với tốc độ số liệu là đủ.
Để duy trì tương thích ngược, việc sắp xếp DPCCH, DPDCH, và HS-DPCCH được giữ nguyên so với các phát hành trước.
Thứ tự cấp phát các kênh E-DPDCH được chọn lựa để giảm thiểu tỷ số công suất đỉnh trên công suất trung bình (PAPR) trong UE và nó cũng phụ thuộc vào việc có mặt các kênh HS-DCCH và DPDCH hay không. PAPR càng cao thì khoảng lùi cần thiết trong bộ khuyếch đại công suất càng lớn và cùng phủ đường lên càng bị giảm. Vì thế rất cần PAPR thấp. PAPR cũng là nguyên nhân vì sao SF2 được sử dụng vì có thể chứng minh rằng SF2 có PAPR thấp hơn SF4. Đối với các tốc độ bit cao hơn, hỗn hợp các hệ số trải phổ 2*SF2+2*SF4 được sử dụng. Các cấu hình kênh vật lý có thể có kahcs nhau được liệt kê trong bảng 2.3 và hình 2.16 minh họa ấn định kênh vật lý đồng thời với HS-DPCCH.
Hình 2.16: Cấp phát mã trong trường hợp khai thác đồng thời E-DCH và HS-DCCH
(lưu ý rằng trong trường hợp HS-DCCH không được lập cấu hình cấp phát mã sẽ hơi khác). Hình vẽ minh họa cho nhánh SF=4 với các kênh với SF>4
Bảng 2.3: Các cấu hình kênh vật lý có thể có. Tốc độ số liệu của E-DCH là tốc độ số liệu thô, tốc độ số liệu của E-DCH cực đại có thể thấp hơn do mã hóa và các hạn chế qui định bởi các loại UE.
DPCCH DPCCH
1 1-6 0 hay 1 - - Các cấu
hình R5
1 0 hay 1 0 hay 1 1 1xSF≥4 Tốc độ thô
E-DPDCH 0.96Mbps
1 0 hay 1 0 hay 1 1 2xSF4 Tốc độ thô
E-DPDCH 1.92Mbps
1 0 hay 1 0 hay 1 1 2xSF4 Tốc độ thô
E-DPDCH 3.84Mbps
1 0 0 hay 1 1 2xSF2+2xSF4 Tốc độ thô –
E-DPDCH 5.76Mbps