VI. BỘ ĐIỀU KHIỂN:
a.Mạch khuyếch đại đảo
Sơ đỗ cơ bản : nẽ
BI: theo giả định điện áp, điện thế tại đầu vào đảo bằng điện thế tại đầu vào không đảo và bằng 0.
B2 : theo tiên để đòng điện, không có dòng chậy vào đầu vào nên dòng
qua R2 bằng dòng qua RI.
B3: áp dụng định lụât ohm và kết hợp nhận xét ở B1:
Igạ=(V¡— Vạ)/R2 =- Vọ/ R2 lạ¡=(V,— V,)/RI= V,/RI1
B4: kết hợp các biểu thức ở B2 và B3:
-Vọ /R2 = V, /RI = độ lợi vòng kín G= VựVs =- R2/R1
Độ lợi G<0 cho thấy mạch này cho tín hiệu ra Vọạ ngược pha 180 độ so với
tín hiệu vào V,„. Nên ta gọi đây là mạch khuyếch đại đảo.
Qua cả hai mạch nói trên ta nhận thấy: bằng cách dùng hồi tiếp âm (phần
tử hôi tiếp là R2), thì độ lợi của mạch hoàn toàn phụ thuộc vào các linh kiện mắc
bên ngoài OP_ AMP (RI và R2).
% CÁC LOẠI ADC:
1) ADC có dạng nấc thang:
Counter: bộ đếm xung nhằm tạo cho bộ biến đổi ADC có giá trị bằng hay
lớn hơn tín hiệu AD đầu vào. Nó được reset sau mỗi lần bộ ADC thực hiện xong
một chu kỳ biến đổi, cứ mỗi lần đếm một xung từ khối điều khiển thì bộ ADC
nâng thêm một đơn vị LSB (một nấc thang). Bộ so sánh sẽ dừng bộ đếm khi điện áp ra ADC hồi tiếp về đầu vào cổng so sánh cân bằng với đầu vào ADC.
Nhược điểm của phương pháp này là thời gian chuyển đổi theo mức tín
hiệu vào và đôi khi rất lâu, t=2". Tạ„„ đối với bộADC n bít dữ liệu ra khi biến
đổi tín hiệu vào ở mức fullscale, T;„„ là chu kỳ của xung lock.
Một cải tiến của phương pháp này là sử dụng bộ đếm thuận nghịch cho
phép ADC đưa tín hiệu vào liên tục bởi sự khống chế bộ đếm từ bên ngoài tại một điểm nhất định.
2) ADC thăng bằng liên tục:
Về cơ bản giống phương pháp trên nhưng bộ đếm hoạt động ở chế độ thuận nghịch. Khi đó tín hiệu hồi tiếp có áp Vi nhỏ hơn áp vào thì bộ đếm sẽ đếm lên, ngược lại nó sẽ đếm xuống. Quá trình xác lập cân bằng khi điện áp hồi tiếp về dao động quanh giá trị V. thời gian biến đổi cũng phụ thuộc vào Vi và
nhược điểm cũng giống phương pháp trên. Sai số dao động phụ thuộc vào thời
gian biến đổi và sai số tĩnh chủ yếu do bộ biến đổi AD và bộ so sánh.
3) phương pháp tích phân một độ dốc: Bo GATE CLOCK s0 Hm———————> sanh
SCAN COUTER START (adsbygoogle = window.adsbygoogle || []).push({});
MACH 1Ù
TẠO HAM RESULT
DỌC
Sơ đồ khối phương pháp ADC tích phân một độ dốc
về bản chất thực hiện biến đổi trung gian điện áp ra sang thời gian sau đó
đo khoảng thời gian theo phương pháp số. Quá trình biến đối như sau: khi được
kích khởi, bộ đếm sẽ bắt đầu đếm lên và mạch quét sẽ tạo ra tín hiệu tuyến tính
với thời gian.
Độ chính xác của phương pháp này phụ thuộc và tọ và tần số xung. Tuy nhiên phương pháp này có tốc độ biến đối cao hơn các phương pháp trước và có
độ chính xác cao hơn.
"444A - "TT - "TT -
„IILIILIILIIL -
Dạng sóng ADC tích phân một độ dốc
4) ADC xấp xỉ liên tiếp:
Phương pháp này dùng kỷ thuật biến đối AD tốc độ cao — trung bình. Nó
cũng dùng một bộ ADC bên trong để tạo ra một điện áp bằng mức vào của tín hiệu sau, bằng n chu kỳ của xung clock cho bộ ADC n bịt.
SAR ĐAC Digital outpuf comparator CLOCK
ADC xấp xỉ liên tiếp
phương pháp này cho phép rút ngắn thời gian biến đổi rất nhiều và không
phụ thuộc vào Vi, kỷ thuật dựa vào xấp xỉ tín hiệu vào với mãng nhị phân sau đó
thay đổi các bít trong mảng này một cách liên tiếp cho đến khi đạt được mã gần
đúng nhất. Tại mỗi bước của quá trình này, giá trị xấp xỉ của mã nhị phân thu
được sẽ lưu vào SAR ( thanh ghi xấp xỉ liên tiếp), việc biến đổi luôn bắt đầu ở
bít MSB của SAR khi nó bắt đầu bật lên, bộ so sánh sẽ so sánh đầu ra của DAC với Vị và ra lệnh cho bộ điều khiển ngắt bít MSB nếu như giá trị ban đầu này
vượt quá đầu vào Vi. Trong chu kỳ xung clock kế tiếp bít MSB được phát trở lại.
Một lần nưã bộ so sánh sẽ quyết định lấy hay bỏ bít MSB này, cứ lập lại như
bước trên cho đến bit LSB.
DAC OUTPUT MSB LSB Đồ thị dạng sóng ADC
5) ADC tích phân hai độ dốc: (adsbygoogle = window.adsbygoogle || []).push({});
Trạng thái ban đầu, S1 đóng và mạch bắt đầu tiến hành tích phân tín hiệu
Vi. Độ dốc của tín hiệu sẽ tỉ lệ với độ lớn Vi. Cùng lúc đó, bộ so sánh sẽ ở dạng
tạo một xung mở cổng, để cho nguồn xung clock mở xung vào bộ đếm. Bộ đếm
sẽ đếm tới khi bị tràn và bít tràn tác động lên mạch logic để cho S1 mở ra, S2
đóng lại. Nối mạch tích phân với nguồn chuẩn Vr có chiểu ngược với chiều của
Vi. Tín hiệu tích phân ở ngỏ ra sẽ đổi chiều và bộ đếm thực hiện lại mức 0. khi
tín hiệu tích phân bằng 0 mạch so sánh sẽ thực hiện khóa cổng và nội dung bộ
đếm sẽ tỉ lệ với thời gian t2. mặc khác thời gian t2 lại tỉ lệ vơi thời gian t1, tỉ lệ
với tín hiệu vào VI.
Sai số của mạch phụ thuộc vào độ ổn định của nguồn chuẩn Vr, độ ổn
định tần số của nguồn xung và sai số của bộ so sánh. Phương pháp này dựa trên
cơ sở tích phân tín hiệu nên có thể lọc được nhiễu tần số cao. Và tích phân tín
hiệu vào sẽ làm giảm sai số động liên quan đến sự thay đổi tín hiệu trong quá
trình biến đối.
Kỷ thuật này thấy rõ trên sơ đồ khối. Ta thấy điện áp vào được tích phân theo đơn vị thời gian t1 đúng bằng lúc bộ đếm đếm hết. Tại cuối t1, bộ đệm sẽ
reset và bộ tích phân sẽ chuyển qua tham chiếu âm, đầu ra của bộ tích phân sẽ
giảm tuyến tính về zero và tại đó bộ đếm ngưng đếm và được reset.
Điện áp nạp tụ trong khoảng thời gian t1 bằng điện tích xả trong thời gian
3.
t1*V1 =t2*Vr => t2/L1=V1/Vr=x.
Tỷ số x cũng là tỷ số mà mã nhị phân của bộ đếm lớn nhất. Suy ra giá trị đếm được vào cuối t2 cũng là giá trị xuất ra.
Kỹ thuật này có một ưu điểm là chất lượng khử ồn. Tín hiệu vào được tích
phân qua một chu kỳ, do đó bất cứ mức ổn nào có tần số là bội số của 1/t1 đều bị
loại.
Chú ý rằng tần số xung Clock không ảnh hưởng gì đến độ phân giải. Độ
phân giải của kỷ thuật này chỉ bị giới hạn bởi mạch analog mà không phụ thuộc vào độ phi tuyến của bộ AD. Do đó đầu ra của bộ tích phân không bị nhảy cấp tự do mà không sợ phát sinh mã lỗi ở đầu ra. Và vậy mà độ phân giải tốt rất để đạt
được và có thể thay đổi được bằng cách chỉnh kích thước vòng đếm và tần số
xung clock.
Tần số là nhược điểm duy nhất của phương pháp này thường dùng cho các đồng hỗ hiện số, máy đo đa năng chỉ thị số, cảm biến nhiệt độ và các ứng dụng có nhu câu không cao về tần số lấy mẫu. (adsbygoogle = window.adsbygoogle || []).push({});
6) ADC dùng biến đổi V_F (điện áp sang tần số):
M VFC Bộ phát VFC Định thời „ị Đếm
Hình trên cho thấy kỷ thuật này trong bộ biến đổi AD. Ấp vào được một bộ biến đổi V_F chính xác biến đổi thành một dãy xung có tần số tỷ lệ với áp vào. Một bộ đếm sẽ đếm số xung này trong một khoảng thời gian nhất định rồi
xuất số đếm cho bộ AD. Tựa như bộ biến đổi tích phân hai độ dốc. Kỷ thuật này
có tần số thấp nhưng khử nhiểu tốt. Nếu thời gian biến đổi thấp cho phép thì
phương pháp này cho bộ phân giải cao với tín hiệu thay đổi chậm và giáthành hạ.
Ưu điểm của phương pháp này làcó khả năng điều khiển từ xa trong môi
trường ổn, ta có thể dùng bộ biến đổi V_F như một hàm truyền đữ liệu từ xa dưới dạng số tới trạm kiểm soát, tại bộ vi xử lý. Điều này trách được việc truyền dữ liệu analog qua môi trường nhiễu có khả năng làm xấu tín hiệu. Việc truyền
đồng bộ V_F cũng có khả năng triệt nhiễu do tạo sự cách ly giữa bộ biến đổi với
thiết bị cảm biến, một yêu cầu quan trọng trong các trạm kiểm soát là điểu
khiển các hệ thống điện cao áp. Thực tế kỹ thuật này thuộc vào các vi mạch V_F thông dụng, rẻ tiền có chất lượng tốt.
7) ADC song song:
Thường dùng trong kỷ thuật AD tốc độ cao như kỷ thuật video, radar, dao
động ký số. Ở kỷ thuật này tín hiệu vào được so sánh với tất cả các mức ngưỡng
bằng cách dùng nhiều bộ so sánh. Việc lượng tử hóa như vậy được thực hiện hoàn toàn trong cùng một lúc. Bộ giải mã nhanh lập tức được thay đối các tín
hiệu so sánh được tới đầu ra.
ADC dùng theo phương pháp này cótần số lấy mẫu chủ yếu phụ thưộc
vào tốc độ của bộ so sánh. Thông thường vi mạch so sánh có thời gian trể trong
khoảng 10ns tới 20ns. Vì vậy trên lý thuyết tân số lấy mẫu có thể đạt đến
100MHz. tuy nhiên một vi mạch ADC n bít cần tới 2"! bộ so sánh, và như vậy
kích thước vi mạch sẽ rất lớn. VỊ Vr 3R/2 R ENCODER —— » R DIGTTAL OUTPUT R/⁄2
Sơ đồ khối ADC song song
+ CÁC ĐẠI LƯỢNG QUAN HỆ CỦA BỘ BIẾN ĐỐI A/D:
1) — quan hệ vào ra:
Biến đổi A/D có tính chất tỷ lệ. Tín hiệu vào V1 được biến thành một phân số X bằng cách so sánh với tín hiệu tham chiếu Vref. Đầu ra của bộ biến
đổi là mã của phân số này. Bất kỳ sai số tín hiệu Vref nào cũng dẫn tới sai số ở mức ra. Vì vậy, người ta cố gắng giữ cho tín hiệu Vref càng ổn định càng tốt.
GVHD: Nguyễn Kỳ Tài. 121 SVTH: Nguyễn Duy Phương.
Nếu bộ ADC xuất ra mã gồm n bịt thì số mức ra rời rạc là 2" quan hệ (adsbygoogle = window.adsbygoogle || []).push({});
tuyến tính, tâm vào được lượng tử hoá theo mức này. Mỗi mức như vậy là một tín hiệu analog được phân biệt với hai mã kế tiếp nhau là kích thước LSB.
Q=LSB=FS/2".
Trong đó: Q: lượng tử
LSB: bit có trọng số nhỏ nhất.
FS: giá trị đầy thang.
Tất cả các giá trị analog của Q đều được biểu diễn dưới dạng mã này
tương ứng với giá trị trung bình của lượng tử gọi là mức ngưỡng, giá trị analog
nằm trong khoảng từ mức ngưỡng sai lệch +1/⁄2LSB và được thể hiện bằng một mã chính là sai số lượng tử hóa. Sai số này được giảm đi bằng cách tăng số bit trong mã ra của bộ biến đối AD.