IV. PHẦN THIẾT KẾ BỘ ĐO VÀ ĐIỀU KHIỂN
c. Khối chuyển đổi ADC:
V({ẲC VCC VR3 20K U4 IN #¬] +IN Do Do Dĩ E=n -IN DB1 6 UZ ` 9 VREF/2 DB2 DB3 [1š F13 D3 b4 4 DB4 D5 —= T6? CLKIN DBS +5 Dễ : CLKR DB6 [~ 57 2| _— DB7 — BD. —— 10k tin mg LÊ 20 Vcce- VCC/VREF ca ADC0804
> Ở đây ta nên nhận rõ rằng dãy điện áp lối vào analog lớn gấp 2 lần
điện áp so sánh. Điện áp so sánh ở đây là 2,5V được dẫn qua một biến trở 20K.
»> Với điện trở 10K và tụ điện 150pF bộ phát xung nhịp bên trong được
kích hoạt ở các lối vào xung clock. Tương ứng với giá trị điện trở và tụ như trên
thì tần số giữ nhịp bên trong sẽ là 640KHz.
> Một lần biến đổi được bắt đầu bằng một xung Low ngắn hạn ở lối vào /WR. Mức low này được cung cấp bởi chân /INT. Muốn thế điều kiện cần có
là một mức Low của tín hiệu /CS. Trong thời gian biến đổi thì chân /INT ở mức
cao, Sau thời gian biến đổi 100us lối ra /INTR chuyển sang Low và báo hiệu viêc kết thúc quá trình biến đổi. Chân /RD được nối sẵn xuống mass, vì thế dữ liệu được biến đổi sẽ được đưa thằng đến các chân data để vi điều khiển đọc về. Sau khi biến đối xong thì chân /INT lại xuống mức thấp và khởi động lại cho ADC thực hiện việc biến đổi lần kế tiếp.
> Điều cần lưu ý là khi thi công mạch, như ở trên ta đã thấy không co
chân số 8 (AGND) vì vậy mà ta sẽ bỏ qua không nối mass. Kết qua là mạch sẽ
không chạy và Ic ADC 0804 bị nóng.
> Nếu ta dùng port 0 của vi điều khiển để mà đọc dữ liệu về từ ADC
thì cần có điện trở thanh (10k) kéo lên bởi vì cấu trúc của port 0 vi điều khiển 89c51 không có điện trở kéo lên.
> Tầng khuyếch đại thuật toán là bắt buộc phải có để phối hợp trở kháng, bởi vì điện trở ngỏ vào ở chân 9 có giá trị là 1.1k quá nhỏ.
> Ngỏ ra của bộ biến đổi ở dạng nhị phân song song, từ LSB đến MSB.
Để đọc dữ liệu thì ta cần phải đọc cả 8 bit một lần. Việc đọc dữ liệu này sẽ do vi điều khiển đảm nhận.
GVHD: Nguyễn Kỳ Tài. 40 SVTH: Nguyễn Duy Phương.