Phát triển và xác thực hệ thống MPSoC với tính năng chịu lỗi là phức tạp. Tính năng này phải đƣợc lên kế hoạch càng sớm càng tốt trong quy trình thiết kế. Việc xây dựng phần cứng thực tế thƣờng đòi hỏi rất nhiều nỗ lực và có thể làm chậm quá trình hoàn thiện sản phẩm cuối cùng. Sử dụng ngôn ngữ mô hình hóa cấp hệ thống để mô hình nền tảng có thể nhanh chóng xác thực các khái niệm về tính năng chịu lỗi trong các hệ thống phức tạp ở các cấp độ khác nhau.
Nghiên cứu kỹ thuật cao quan tâm tới mô hình hóa các hệ thống phức tạp ở cấp cao. Phƣơng pháp trong [25] trình bày mô hình hóa và mô phỏng của MPSoC có bao gồm tái cấu hình lại linh động. Cách tiếp cận này không thực hiện bất kỳ cơ chế chịu lỗi nào và cũng không xem xét tái cấu hình linh động. Trong [15], một phƣơng pháp đƣợc đề xuất thực hiện thiết kế tàu thăm dò không gian và mô hình phần cứng tái cấu hình từng phần bằng cách sử dụng TLM nhƣng không có MPSoC và mô hình hóa khả năng chịu lỗi. Một phƣơng pháp khác [47] hỗ trợ mô hình hệ thống đa MicroBlaze bằng cách sử dụng mô phỏng StepNP và nền tảng khai phá ở mức độ khai phá kiến trúc hệ thống. Cách tiếp cận này không thực hiện bất kỳ tái cấu hình linh động nào, hoặc bất cứ cơ chế chịu lỗi nào. Trong [38] một bộ khung ở mức hệ thống dựa trên chu kỳ gọi là GRAPES đƣợc đề xuất cho mô hình hóa và thiết kế MPSoC không đồng nhất cho phép các mô hình cấu trúc và mô-đun để đối phó với những thách thức mô hình hóa, mô phỏng và thiết kế cho các hệ thống MPSoC. Nó cung cấp tốc độ mô phỏng nhanh chóng, trong khi duy trì độ chính xác ở mức chu kỳ. Công trình này cũng hỗ trợ cấu hình lại linh động nhƣng không có cơ chế chịu lỗi.
Hình 4.4 cho thấy mô hình có chứa các mô-đun bộ xử lý (µP), kết nối điểm-điểm giữa các bộ xử lý dựa trên các kênh FIFO, một bộ nhớ chia sẻ (SM) và một bộ công cụ có khả năng chịu lỗi. Mỗi mô-đun bộ xử lý tự động cấu hình lại và xử lý việc thực hiện nhiệm vụ bình thƣờng và nhiệm vụ chịu lỗi. Mỗi bộ xử lý có bộ nhớ cục bộ tƣơng ứng (LM) để lƣu trữ bối cảnh phần mềm của riêng mình. SM đƣợc sử dụng để lƣu trữ các bitstream của các bộ xử lý cấu hình lại đƣợc là đƣợc nạp trƣớc tiên cũng nhƣ có chứa
Nguyễn Viết Hiếu – K16D2
các bối cảnh phần mềm của tất cả các bộ xử lý trong quá trình thực hiện. Đa truy cập tới SM đƣợc thực hiện thông qua các kênh TLM (Transaction -Level Modeling).
Hình 4.4: Mô hình của MPSoC chịu lỗi
Công cụ chịu lỗi bao gồm hai khối: một bộ điều khiển ngắt và một điều khiển cấu hình lại. Công cụ này có ba chức năng nội tại: phát hiện lỗi, sửa lỗi và phục hồi bối cảnh sau khi loại bỏ lỗi.
Hình 4.5: Cơ chế chịu lỗi cho mô hình đề xuất
Khái niệm về cơ chế chịu lỗi đƣợc thực hiện trong trình điều khiển ngắt bởi bộ điều khiển ngắt. Tất cả các bộ xử lý bị ngắt tại cùng một thời điểm và trao đổi ma trận
Nguyễn Viết Hiếu – K16D2
kết nối để xác định bộ xử lý bị lỗi hoặc liên kết lỗi để đƣợc cấu hình lại để loại bỏ các lỗi. Mô hình hoạt động của cơ chế chịu lỗi này đƣợc đƣa ra trong hình 4.5. Bộ xử lý hoặc liên kết lỗi đƣợc phát hiện và cấu hình lại trong trình ngắt.
Mô hình thực hiện của bộ xử lý đƣợc minh họa trong hình 4.6. Bộ điều khiển cấu hình lại kết nối với tất cả các bộ xử lý và cấu hình lại các bộ vi xử lý bị lỗi. Nó nhạy cảm với các dữ liệu nhận đƣợc từ bộ xử lý để khởi tạo cấu hình lại. Các dữ liệu cấu hình lại nhận đƣợc đƣợc phân tích để xác định bộ xử lý cần phải đƣợc cấu hình lại. Việc vận hành của bộ vi xử lý bị lỗi phải dừng lại và chờ đợi các sự kiện đƣợc tạo ra bởi bộ điều khiển cấu hình. Điều này đƣợc minh họa trong hình hình 4.6, nếu giá trị bitstream PBS_M là chính xác, có nghĩa là bộ xử lý không bị lỗi và nó thực hiện nhiệm vụ của mình và trình ngắt nhƣ bình thƣờng. Nếu giá trị này thay đổi, nghĩa là bộ xử lý bị lỗi và nó sẽ phải chờ đợi để cấu hình lại. Sau khi cấu hình lại, PBS_M đƣợc khôi phục lại giá trị ban đầu chính xác. Bây giờ, bộ xử lý sẽ chờ đợi cho các bối cảnh đƣợc nạp lại từ SM sẽ đƣợc sử dụng trong quá trình thực hiện nhiệm vụ.
Hình 4.6: Thực hiện mô hình của bộ xử lý
Khi không có lỗi, bộ xử lý kiểm tra nếu có bộ xử lý khác cần tải lại bối cảnh. Nếu bộ xử lý khác cần cấu hình lại và cần nạp lại bối cảnh. Nó thực hiện nhiệm vụ của mình và kết quả của nhiệm vụ đƣợc gửi trong trình xử lý ngắt tới tất cả các bộ vi xử lý khác nơi lƣu trữ các kết quả nhƣ là nhiệm vụ bối cảnh trong những bộ nhớ cục bộ.
Nguyễn Viết Hiếu – K16D2
Trong trƣờng hợp lỗi, bộ vi xử lý đƣợc cấu hình lại, bối cảnh của nhiệm vụ đƣợc nạp lại đã đƣợc lƣu trƣớc đó trong SM khi không có lỗi xảy ra và nhiệm vụ đƣợc thực hiện lại.