Hình 4.4: Sơ đồ chân Atmega128
Mô tả
VCC Điện áp cung cấp số.
GND Chân nối đất.
Port A là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port A có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng A sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port A là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port A được sử dụng làm các đường địa chỉ thấp và dữ liệu khi giao tiếp với bộ nhớ ngoài theo bảng sau:
PA(7…0) Chức năng bổ sung
PA7 địa chỉ và dữ liệu bit 7 giao tiếp với bộ nhớ ngoài PA6 địa chỉ và dữ liệu bit 6 giao tiếp với bộ nhớ ngoài PA5 địa chỉ và dữ liệu bit 5 giao tiếp với bộ nhớ ngoài PA4 địa chỉ và dữ liệu bit 4 giao tiếp với bộ nhớ ngoài PA3 địa chỉ và dữ liệu bit 3 giao tiếp với bộ nhớ ngoài PA2 địa chỉ và dữ liệu bit 2 giao tiếp với bộ nh ớ ngoài PA1 địa chỉ và dữ liệu bit 1 giao tiếp với bộ nhớ ngoài PA0 địa chỉ và dữ liệu bit 0 giao tiếp với bộ nhớ ngoài Port B (PB7:0)
Port B là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port B có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng B sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port B là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port B được sử dụng với những chức năng bổ sung theo bảng sau: PB(7…0) Chức năng bổ sung
PB7 OC2/OC1C( đầu ra so sánh và đầu ra PWM cho timer/counter2 và đầu ra so sánh và đầu ra PWM C cho timer/counter1)
PB6 OC1B(đầu ra so sánh và đầu ra PWM B cho timer/counter1) PB5 OC1A(đầu ra so sánh và đầu ra PWM A cho timer/counter1) PB4 OC0(đầu ra so sánh và đầu ra PWM cho timer/counter0) PB3 MISO(đầu vào chủ/đầu ra tớ bus SPI)
MAI VĂN SỸ, NGUYỄN NGỌC LINH – ĐKTĐ – KSTN– K48 81 PB1 SCK(đồng hồ nối tiếp bus SPI)
Port C (PC7…0)
Port C là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port C có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng C sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port C là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port C được sử dụng làm các đường địa chỉ cao khi giao tiếp với bộ nhớ ngoài theo bảng sau:
PC(7…0) Chức năng bổ sung
PC7 địa chỉ bit 15 giao tiếp với bộ nhớ ngoài PC6 địa chỉ bit 14 giao tiếp với bộ nhớ ngoài PC5 địa chỉ bit 13 giao tiếp với bộ nhớ ngoài PC4 địa chỉ bit 12 giao tiếp với bộ nhớ ngoài PC3 địa chỉ bit 11 giao tiếp với bộ nhớ ngoài PC2 địa chỉ bit 10 giao tiếp với bộ nhớ ngoài PC1 địa chỉ bit 9 giao tiếp với bộ nhớ ngoài PC0 địa chỉ bit 8 giao tiếp với bộ nhớ ngoài Port D (PD7…0)
Port D là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port D có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng D sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port D là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port D được sử dụng với những chức năng bổ sung theo bảng sau: PD(7…0) Chức năng bổ sung
PD7 T2(Đầu vào đồng hồ timer/counter 2) PD6 T1(Đầu vào đồng hồ timer/counter 1) PD5 XCK1(đầu vào/ra đồng hồ ngoài USART1) PD4 ICP1(chân bắt giữ đầu vào timer /counter1)
PD2 INT2/RXD1(đầu vào ngắt ngoài 2 hoặc chân nhận UART1) PD1 INT1/SDA(đầu vào ngắt ngoài 1 hoặc dữ liệu nối tiếp TWI) PD0 INT0/SCL(đầu vào ngắt ngoài 0 hoặc đồng hồ nối tiếp TWI) Port E (PE7…0)
Port E là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port E có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng E sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port E là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port E được sử dụng với những chức năng bổ sung theo bảng sau: PE(7…0) Chức năng bổ sung
PE7 INT7/ICP3(đầu vào ngắt ngoài 7 hoặc bắt giữ đầu vào Timer/counter 3)
PE6 INT6/T3(đầu vào ngắt ngoài 6 hoặc đầu vào đồng hồ timer/couner 3) PE5 INT5/OC3C(đầu vào ngắt ngoài 5 hoặc đầu ra so sánh và đầu ra
PWM C timer/counter 3)
PE4 INT4/OC3B(đầu vào ngắt ngoài 4 hoặc đầu ra so sánh và đầu ra PWM B timer/counter 3)
PE3 AIN1/OC3A(đầu vào âm so sánh tương t ự hoặc đầu ra so sánh và đầu ra PWM A timer/counter 3)
PE2 AIN0/XCK0(đầu vào dương so sánh tương t ự hoặc đầu vào/ra đồng hồ ngoài USART0)
PE1 PD0/TXD0(đầu ra dữ liệu lập trình hoặc chân nhận UART0 ) PE0 PD1/RXD0(đầu vào dữ liệu lập trình hoặc chân truyền UART0) Port F(PF7…0) (adsbygoogle = window.adsbygoogle || []).push({});
Port F có chức năng làm đầu vào cho bộ chuyển đổi ADC tích hợp sẵn.
Khi không được sử dụng với chức năng l àm đầu vào của ADC, Port F cũng là cổng I/O 8-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port F có đặc tính điều kiển cân đối với cả tín hiệu so urce và sink. Khi là tín hiệu đầu vào, các chân của cổng F sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của Port F là 3 trạng thái khi có tín hiệu reset đ ược kích hoạt.
MAI VĂN SỸ, NGUYỄN NGỌC LINH – ĐKTĐ – KSTN– K48 83 Nếu giao diện JTAG được cho phép, thì các điện trở pull-up ở các chân PF7(TDI), PF5(TMS), PF4(TCK) đư ợc kích hoạt thậm chí khi RESET xảy ra
Port F được sử dụng với những chức năng bổ sung theo bảng sau: PF(7...0) Chức năng bổ sung
PF7 ADC7/TDI(đầu vào 7 ADC hoặc đầu vào dữ liệu test JTAG) PF6 ADC6/TDO( đầu vào 6 ADC hoặc đầu ra dữ liệu test JTAG) PF5 ADC5/TMS( đầu vào 5 ADC hoặc lựa chọn chế độ test JTAG) PF4 ADC4/TCK( đầu vào 4 ADC hoặc đồng hồ test JTAG)
PF3 ADC3( đầu vào 3 ADC) PF2 ADC2( đầu vào 2 ADC) PF1 ADC1( đầu vào 1 ADC) PF0 ADC0( đầu vào 0 ADC) Port G(PG4…0)
Port G là cổng I/O 5-bit hai chiều với các điện trở pull-up bên trong (được lựa chọn cho mỗi bit). Bộ đệm đầu ra của Port G có đặc tính điều kiển cân đối với cả tín hiệu source và sink. Khi là tín hiệu đầu vào, các chân của cổng G sẽ tiêu thụ dòng nếu các điện trở pull-up bên trong được kích hoạt. Các chân của PortG là 3 trạng thái khi có tín hiệu reset được kích hoạt, thậm chí đồng hồ không chạy.
Port G được sử dụng với những chức năng bổ sung theo bảng sau: PG(4…0) Chức năng bổ sung
PG4 TOSC1(dao động RTC timer/counter0) PG3 TOSC2(dao động RTC timer/counter1) PG2 ALE(cho phép chốt địa chỉ tới bộ nhớ ngoài)
PG1 RD(cho phép đọc bộ nhớ ngoài)
PG0 WR(cho phép viết tới bộ nhớ ngoài)
RESET đầu vào reset, khi đầu vào reset xuống mức thấp trong một khoảng thời gian nào đó, sẽ kích hoạt reset, ngay cả khi đồng hồ không chạy
XTAL1 đầu vào khuếch đại dao động đảo v à đầu vào cho mạch hoạt động đồng hồ nội
XTAL2 đầu ra khuếch đại dao động đảo
AVCC đầu cấp điện áp cho PF v à ADC, thường được nối tới nguồn VCC bên ngoài ngay cả khi ADC không được sử dụng, khi ADC đ ược sử dụng, chân này được nối với VCC qua bộ lọc thông thấp
AREF cấp điện áp tham chiếu cho ADC
PEN chân cho phép lập trình trong chế độ lập trình nối tiếp SPI, được kéo lên caoở trong, thông qua việc giữ chân nàyở mức thấp trong suốt Power on reset, thiết bị sẽ bước vào chế độ lập trình SPI. Trong hoạt động bình thường, chân này không có chức năng nào khác