Ngôn ngữ phần cứng:
HDL được dùng để mô tả phần cứng cho mục đích mô phỏng, tạo mẫu, kiểm tra, thiết kế và lập tài liệu. Ngôn ngữ này cung cấp một quy ước và định dạng ngắn gọn để biểu diễn phân cấp các chi tiết chức năng và nối dây cho hệ thống số, các ký hiệu thay cho sơ đồ mạch số và biểu diễn trừu tượng. Phần mềm HDL thường chứa chương trình mô phỏng (kiểm tra thiết kế) và tổng hợp phần cứng (thiết kế phần cứng tựđộng).
Ngôn ngữ mô tả hành vi:
Instruction Set Processor Specification (ISPS) là HDL mô tả hành vi các hệ
thống số. Ngôn ngữ này được C. G. Bell giới thiệu vào năm 1971. ISPS được thiết kế cho mô phong phần cứng, tựđộng thiết kế, phát sinh tựđộng phần mềm. Ngôn ngữ này là ngôn ngữ lập trình giống phần mềm nhưng nó bao gồm cấu trúc chuyển
động đặc biệt của dữ liệu các thanh ghi và các bus. Kiến trúc giống như CPU được mô tả dể dàng và hiệu quả trong ISPS. ISPS thích hợp nhất cho việc biểu diễn đầu ra của giai đoạn thiết kế hành vi của một quá trình thiết kế.
Ngôn ngữ mô tả dòng dữ liệu:
Ngôn ngữ lập trình phần cứng AHPL (A Hardware Programming Language). Ngôn ngữ này biểu diễn một tập hợp ký hiệu để trình bày phần cứng trong môi trường lý thuyết. Việc sử dụng tập hợp ký hiệu ban đầu này dẫn đến sự
phát triển ngôn ngữ phần cứng AHPL. Ngôn ngữ mô tả netlist:
Cách khác để mô tả hệ thống số này là netlist để mô tả nối kết các phần cứng của nó. Tập con của ngôn ngữ mô tả phần cứng Verilog có thể được dùng cho mục đích này. Có hai cách mô tả phần cứng: sơ đồ logic và ngôn ngữ HDL. Mỗi mô tả thích hợp với mỗi công cụ CAD tại một giai đoạn thiết kế khác nhau. Mô tả ISPS có thông tin về hành vi mức độ cao và có thể dùng như công cụ mẫu
cho người thiết kế phần cừng. Mức mô tả này phù hợp với người quản lý muốn biết về chức năng của sản phẩm cuối cùng trước khi nó được thiết kế. Mô tả
AHDL chứa nhiều thông tin kiến trúc và thích hợp hơn đối với việc mô phỏng mạch cho thiết kế và cấu trúc. Người thiết kế phần cứng có thể sử dụng mức mô phỏng phần cứng này để kiểm tra thiết kế của bộđiều khiển và đường dẫn dữ liệu. Mô tả Verilog khác với mô tả ISPS và AHPL trong đó chứa các thông tin mà công cụ CAD – Computer Aided Design có thể sử dụng để phân tích chi tiết hơn hoặc chế tạo mạch điện. Mức mô phỏng này thích hợp cho việc mô phỏng các phần tử
mẫu đã định nghĩa trước hoặc có thể là một netlist được tạo ra bởi công cụ CAD sau giai đoạn phát sinh tựđộng.
Mô tả phần cứng:
Ngôn ngữ mô tả phần cứng là các công cụ tạo mẫu để tạo ra một mẫu phần cứng, một trong những ứng dụng của tạo mẫu là để mô phỏng. Mô phỏng là sử
dụng một mẫu của hợp phần thực để phân tích cách ứng xử của nó dưới các điều kiện và kích thích cho trước. Trong môi trường thiết kế, mô tả phần cứng sử dụng các mẫu của hợp phần và các định nghĩa lấy trong thư viện mô phỏng để tạo ra một mẫu phần cứng mô phỏng. Mô phỏng được dùng để kiểm tra kết quả của bất kỳ giai đoạn thiết kế nào. Bộ mô phỏng cần tập hợp dữ liệu mô phỏng hay kích thích để mô phỏng mạch. Chương trình mô phỏng sử dụng dữ liệu này mô tả đầu vào tại thời điểm cụ thể và phát ra các đáp ứng cho mạch. Kết quả của chương trình mô phỏng được mô tả bằng dạng sóng, giản đồ thời gian, hoặc danh sách các giá trị theo thời gian.
Mô phỏng hệ thống được phân thành hai loại:
• Mô phỏng tại thời điểm cố định (Obvious): mổi thành phần được đánh giá tại thời điểm cốđịnh.
• Mô phỏng sự kiện (Event driven): mổi thành phần được đánh giá khi một trong sốđầu vào của nó thay đổi.
Sau khi mô phỏng và tổng hợp, kiểm tra là mối quan tâm của người thiết kế
hệ thống số. Các vấn đề liên quan đến việc kiểm tra bao gồm: fault collapsing, test generation, fault simulation test compaction, fault dictionaries. Mặc dù ít được quan tâm hơn so với mô phỏng và tổng hợp, nhưng người ta thực hiện nhiều cách kiểm tra dựa vào HDLs. HDLs cung cấp một dạng netlist cho mục đích phát ra kiểm tra hay mô phỏng lỗi. Các testbench để đánh giá các lỗi có thểđược lập trình trong ngôn ngữ mô tả phần cứng. Một tập con dạng sóng của ngôn ngữ mô tả phần cứng có thể dùng để biểu diễn dữ liệu kiểm tra bằng thiết bị kiểm tra hoặc tạo kích thích để mô phỏng lỗi.