- FF-JK là loại trigơ có hai đầu vào điều khiển và hai đầu ra Q và Q.
5.3.1. Ký hiệu của trigơ JK
Hình 5.2 Một số ký hiệu của Trigơ
5.3.2 Cấu trúc mạch
5.3.3 Nguyên lý hoạt động
Trước khi thiết lập trạng thái logic cho J và K thì ta giả sử ngõ ra trước đó có Q = 0, Q = 1.
- Khi có CLK = 0 thì ngõ ra hai cổng NAND 1 và 2 bị đóng kín bất chấp sự thay đổi ngõ vào của J và K.
- Khi CLK = 1 thì lúc này cho phép hai cổng 1 và 2 hoạt động và ta bắt đầu xét:
+ Trường hợp 1: J = 0 và K = 0 ta có J = 0 => A = 1 kết hợp với Q = 1 => Q = 0, Q = 1, trường hợp này phù hợp với logic kết quả ngõ ra không đổi.
+ Trường hợp 2: J = 0 và K = 1 ta có J = 0 => A = 1 kết hợp với Q = 1 => Q = 0 và K = 1, Q = 0 => B = 1 kết hợp với Q = 0 => Q = 1, trường hợp này phù hợp với logic.
+ Trường hợp 3: J = 1và K = 0 ta có A = 0 vì cả 3 ngõ vào đều bằng 1, B = 1 vì có K = 0 lúc này do có A = 0 nên Q lập tức chuyển lên 1 và Q
chuyển xuống 0.
+ Trường hợp 4: J = 1 và K = 1 ta có J = 1, Q = 0 => A = 1. A = 1; Q = 0 => Q =1
K = 1; Q = 1=> B = 0 Q = 1; B=0 => Q = 1
- Như vậy trường hợp 4 này không làm ổn định trạng thái ngõ ra, hiện tượng này gọi là hiện tượng chạy đua.
Cách khắc phục hiện tượng này là điều chỉnh thời gian tồn tại xung hoặc sử dụng FF chủ tớ.
5.3.4. Bảng chân lý
JK = 00 giữ nguyên trạng thái Qn+1 = Qn JK = 01 trigơ Qn+1 = 0. JK = 10 trigơ Qn+1 = 1. JK = 11 trigơ Qn+1 = Qn J K Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 Bảng chân lý
Chương 6 : THIẾT KẾ MẠCH ĐIỆN CỦA BỘ ĐIỀU KHIỂN THIẾT BỊ ĐIỆN BẰNG ÂM THANH