Chip EM4095 (trước đây có tên gọi là P4095) là một bộ thu phát công nghệ mạch tích hợp CMOS với mục đích sử dụng trong một trạm RFID cơ sở để thực hiện các chức năng sau:
• Điều khiển anten với tần số của sóng mang
• Thực hiện điều chế AM để có thể ghi lên transponder
• Thực hiện giải điều chế AM của tín hiệu điều chế anten được tạo ra bởi các bộ phát đáp (transponder).
Ngoài ra chúng ta cũng cần biết thêm về các đặc trưng chính của chip RFID:
• Có tích hợp hệ thống PLL để tự điều chỉnh được tần số sóng mang tới tần số dao động anten.
• Không cần tới thạch anh dao động bên ngoài chỉ yêu cầu phạm vi tần số sóng mang từ 100 to 150 kHz.
• Điều khiển trực tiếp anten sử dụng các bridge driver
• Truyền dữ liệu bằng OOK (điều chế biên độ 100%) sử dụng các cầu điều
khiển
• Truyền dữ liệu bằng cách điều chế biên độ với hệ số điều chỉnh điều chế có thể thay đổi được từ bên ngoài bằng cách dùng single ended driver
• Hỗ trợ nhiều giao thức transponder thích hợp (Ví dụ: EM400X, EM4050,
EM4150, EM4070, EM4170,EM4069….)
• Có chế độ “ngủ” tại mức 1μA
• Thích hợp với phạm vi nguồn năng lượng USB nên dễ dàng hơn trong thiết
kế Reader sử dụng luôn nguồn năng lượng từ đường USB của máy tính.
• Chịu được phạm vi nhiệt độ từ 40 tới 85°C
• Có kiểu đóng gói nhỏ gọn
Dưới đây là sơ đồ kí hiệu các chân đóng gói và mô tả các chức năng tương ứng của chúng:
Bảng 2.1 Chức năng của các chân trên chip EM4095
Pin Tên Mô tả chức năng Kiểu
1 Vss Điện áp đất GND
2 RDY/CLK Cờ trạng thái sẵn sàng và đầu ra xung, điều khiển
điều chế AM
O
3 ANT1 Điều khiển anten(nối với anten) O
4 Dvdd Cực dương nguồn năng lượng dùng để điều khiển
anten PWR
6 ANT2 Điều khiển anten(nối với anten) O
7 VDD Cực dương nguồn năng lượng nuôi chip PWR
8 DEMOD_IN Cảm biến điện áp của anten ANA
9 CDEC_OUT ANA
10 CDEC_IN ANA
11 AGND ANA
12 MOD IPD
13 DEMOD_OUT Tín hiệu số mà được biểu diễn dưới dạng tín hiệu
điều chế AM trên anten O
14 SHD Một điện áp mức cao sẽ đưa mạch vào trạng thái
ngủ IPU 15 FCAP ANA 16 DC2 ANA Ghi chú: GND: nối đất PWR: nguồn cung cấp ANA: tín hiệu tương tự O: đầu ra
Chip EM4095 thường được sử dụng kèm theo với một khối mạch anten và một vi điều khiển như PIC,8051,...Ngoài ra cũng có thể yêu cầu phải có thêm các thành phần bên ngoài ,như thành phần lọc RF, cảm ứng dòng điện,...
Hoạt động của chip được điều khiển bởi các mức logic của các đầu vào SHD và MOD. Khi SHD là mức cao ‘1’ thì chip đi vào trạng thái “ngủ” ,lúc này dòng tiêu thụ ở mức thấp nhất. Khi SHD là mức thấp ‘0’ thì mạch được kích hoạt để phát xạ trường RF, và nó bắt đầu giải điều chế bất cứ tín hiệu AM nào mà nó gặp trên anten. Sau khi qua khối giải điều chế AM ,tín hiệu số này được đưa đến chân DEMOD_OUT để tới vi điều khiển nhằm phục vụ cho việc giải mã và xử lý.
Hình 2.1 Sơ dồ các khối bên trong chip EM4095
Dễ nhận thấy với chip EM4095 thì các thành phần chính sẽ là các khối tương tự, mà nhiệm vụ của chúng là thự hiện hai chức năng chính của một trạm RFID cơ sở , đó là: truyền đi và thu nhận. Công việc truyền đi được thực hiện bằng việc điều khiển anten và điều chế biên độ của trường RF. Ở đó, anten điều khiển chuyển một dòng vào bên trong trường điện từ được sinh ra bên ngoài anten. Còn công việc thu nhận được thực hiện bằng giải điều chế AM của tín hiệu thu được trên anten phát đi từ thẻ.
Các trình điều khiển : Các trình điều khiển của anten cung cấp năng lượng thích hợp cho anten của trạm cơ sở reader. Chúng cung cấp dòng điện tại tần số cộng hưởng hiện tại mà thông thường là 125 kHz. Dòng điện được cung cấp bởi các trình điều khiển phụ thuộc vào hệ số chất lượng Q của mạch cộng hưởng ở bên ngoài.Chúng ta cần chú ý nên thiết kế mạch anten theo một cách nào đó sao cho giá trị lớn nhất của dòng điện tại đỉnh không bao giờ được phép vượt quá 250 mA.
PLL (Phase locked loop) : PLL bao gồm bộ lọc vòng lặp, VCO, và các khối so sánh pha. Bằng cách sử dụng một bộ chia điện dung ở bên ngoài, chân DEMOD_IN của chip sẽ lấy được thông tin về tín hiệu điện áp cao trên anten trong thực tế. Pha của các tín hiệu này được so sánh với tín hiệu điều khiển bởi các trình điều khiển của anten. Do đó PLL có thể chặn các tần số sóng mang để không cho nó làm ảnh hưởng đến tần số cộng hưởng của anten. Phụ thuộc vào kiểu anten mà tấn số cộng hưởng của hệ thống có thể là bất cứ giá trị nào trong phạm vi từ 100 kHz tới 150 kHz. Bất cứ khi nào tần số cộng hưởng ở trong phạm vi này thì nó sẽ được duy trì bởi PLL.
Khối tiếp nhận: Sự giải điều chế tín hiệu đầu vào cho khối tiếp nhận được thực hiện bởi cảm biến điện áp ở trên anten. Ngoài ra chân DEMOD_IN cũng được sử dụng như là một đầu vào của khối tiếp nhận. Chú ý rằng mức độ tín hiệu trên đầu vào DEMOD_IN phải thấp hơn VDD-0.5V và cao hơn VSS+0.5V. Mức độ tín hiệu đầu vào đó có thể được điều chỉnh bằng cách sử dụng một khối chia điện kháng ở phía bên ngoài. Ngoài ra , điện dung phân chia phải được điều hòa theo một tụ điện cộng hưởng nhỏ hơn. Phương án thực hiện giải điều chế tín hiệu AM mà ta sử dụng ở đây là dựa trên kỹ thuật "Giải điều chế đồng bộ AM".
Khối tiếp nhận bao gồm bộ lấy mẫu và lưu trữ mẫu, bộ loại bỏ thành phần một chiều, bộ lọc dải và bộ so sánh. Điện áp một chiều của tín hiệu trên chân DEMOD_IN được thiết lập bởi AGND bằng một điện trở ở bên trong. Sau đó tín hiệu AM được lấy mẫu, việc lấy mẫu được đồng bộ hóa bởi một xung phát ra từ VCO. Bất cứ thành phần một chiều nào cũng sẽ được loại bỏ khỏi tín hiệu bằng cách sử dụng tụ điện CDEC. Hơn nữa để lọc bỏ tín hiệu sóng mang còn dư thừa, thì các tần số nhiễu cao và thấp phải được tạo ra bởi bộ lọc thông cao thứ hai và tụ điện CDC2. Tín hiệu nhận được từ bộ khuyếch đại và bộ lọc sẽ được đưa tới bộ so sánh bất đồng bộ. Đầu ra bộ soa sánh là được đệm trên chân đầu ra của chip là DEMOD_OUT.
Tín hiệu RDY/CLK :Tín hiệu này được cung cấp bởi bộ vi xử lý ở bên ngoài với tín hiệu xung sẽ được đồng bộ hóa với tín hiệu trên ANT1và với thông tin về trạng thái bên trong của EM4095. Tín hiệu xung đồng bộ với ANT1 cho biết rằng PLL đã được khóa và thời điểm hoạt động của khối tiếp nhận đã được thiết lập. Khi SHD là mức cao thì chân RDY/CLK bắt buộc phải ở mức điện áp thấp. Sau sự chuyển đổi từ mức cao về mức thấp trên SHD thì khối PLL sẽ được khởi động, và do đó khối tiếp nhận lại được khóa lại. Sau khoảng thời gian TSET thì khối PLL lại được khóa và thời điểm hoạt động của khối tiếp nhận lại được thiết lập. Tại thời điểm này , cùng một tín hiệu sẽ được truyền tới ANT1và cũng được đặt tới chân RDY/CLK để cho biết rằng bộ vi xử lý có thể bắt đầu giám sát tín hiệu ở trên DEMOD_OUT và đưa ra tín hiệu xung tham chiếu tại cùng thời điểm đó. Xung trên chân RDY/CLK là liên tục, nó cũng xuất hiện trong suốt thời gian các điều khiển ANT tắt do chân MOD được đặt ở mức cao. Trong suốt khoảng thời gian TSET sự chuyển dịch từ mức cao xuống mức thấp của chân SHD cũng khiến cho chân RDY/CLK bị “kéo xuống” bởi các điện trở kéo100 kΩ. Đây là một trong những chức năng được thêm vào của chân RDY/CLK trong trường hợp điều chế AM với chỉ số thấp hơn 100%. Trong trường hợp đó nó được sử dụng như là một trình điều khiển phụ trợ dùng để giữ cho biên độ trên cuộn dây thấp hơn trong suốt quá trình điều chế.
Hình 2.2 Cấu hình EM4095 chế độ chỉ đọc
Hình 2.3 Cấu hình EM4095 chế độ đoc/ ghi (với hệ số chất lượng Q thấp)
Hình 2.5 Cấu hình EM4095 chế độ đọc/ ghi (điều chế AM)