... dạng ảnh 16
1.3.2. Thành phần xửlýảnh 17
1.3.2.1. Các khái niệm cơ bản của xửlýảnhsố 17
1.3.2.2. Các thuật toán xửlýảnhsố 18
1.4. Một số giải pháp phần cứng cho hệthống thị giác máy 28
FPGA ... suất xử lý, đòi hỏi những nền
ph
ần cứng đủ mạnh với khả năng xửlý và tính thời gian thực cao.
Dưới đây là một số giải pháp phần cứng thường được sử dụng cho một hệ
thốngxửlýảnh số.
FPGA
Đây ... 8
Phần 1 : Cơ sởlý thuyết xửlýảnhsố 10
1.1. Khái quát về hệthống Thị giác máy tính và Cảm biến thị giác 10
1.3. Các thành phần của hệthốngxửlý ảnh: 16
1.3.1. Thành phần thu thập ảnh, Camera...
... đồ thiếtkế giữa vi điều
khiển 8031 và FPGA
Lưu đồ thiếtkế cơ bản để xây dựng các ứng dụng cho vi
điều khiển và FPGA như hình 5. Đầu tiên phải tìm ra đặc tính
cho hệthống đang thiết kế. ... cho hệthống và lối ra nào sẽ phát.
Vào lúc này, hệthống phải phân chia các hàm giữa vi điều
khiển và FPGA. Một số tín hiệu lối vào sẽ đưa vào vi điều
khiển, một số sẽ đưa vào FPGA và một số ... mức
thế là 5V. Vì vậy ta có thể nối nó đến các chip TTL. Thiếtkế
logic số được nạp vào FPGA. Vi điều khiển sử dụng FPGA như
một bộ xửlý chung. SRAM 32K byte lưu trữ hoặc cung cấp
những chương...
... này, chúng em đã thực hiện được một số ứng
dụng trên KIT UP2 hãng Altera như chương trình dịch led từ
phải sang trái và ngược lại, chương trình đếm và hiển thị trên
LED 7 đoạn, mạch hiển thị nhiệt ... không phù hợp với
thiết kếnên ta phải gán chân lại cho linh kiện, nhưng phần mềm
XILINX lại không hỗ trợ cho phần này nên chúng em phải
chuyển sang tìm hiểu và thực hiện trên KIT UP2 của Altera.
Tuy ... KIT. Tuy nhiên
kết quả chưa hoàn chỉnh, con trỏ vẫn chưa thể di chuyển hết
toàn bộ màn hình. Do kich thước của ROM và của con trỏ chuột
không phù hợp với kích thước của màn hình.
KẾT LUẬN VÀ HƯỚNG...
... nhau để
thiết kế các kiến trúc routing. Một sốFPGA cung cấp nhiều kết
nối đơn giản giữa các logic block, một số khác cung cấp ít kết
nối hơn nên routing phức tạp hơn.
II. Các loại FPGAtrên thị ... mức
thế là 5V. Vì vậy ta có thể nối nó đến các chip TTL. Thiếtkế
logic số được nạp vào FPGA. Vi điều khiển sử dụng FPGA như
một bộ xửlý chung. SRAM 32K byte lưu trữ hoặc cung cấp
những chương ... trữ thông
dụng đối với thiếtkếFPGA cơ bản. XC4005XL nối tiếp của
FPGAs được hỗ trợ bởi phần mềm XILINX Foundation và
Alliance Series.
Hình 3: Sự sắp xếp các thành phần trên mạch XS40
các cổng...
...
số bộ dao động đang được thiết lập
Bảng 2: Thiết lập các jumper trên mạch XS40 và
XSTEND
III. Mối quan hệ giữa các linh kiện trên mạch XS40
Trên mạch XS40, vi điều khiển và FPGA đã được kết ... ngăn cản nó khỏi ảnh hưởng trên phần
còn lại của mạch XS40.
Một trong những lối ra của FPGA điều khiển chân reset của
vi điều khiển. Vi điều khiển có thể tránh khỏi ảnh hưởng trên
phần còn lại ... và phần cứng FPGA tương tác lẫn nhau. Một mức
cao sẽ xét bộ vi điều khiển, SRAM và FPGA được kết nối như
thế nào được trình bày như hình 4:
Hình 4: Sơ đồ kết nối các thành phần trên mạch XS40
Ghi...
... đồ thiếtkế giữa vi điều
khiển 8031 và FPGA
Lưu đồ thiếtkế cơ bản để xây dựng các ứng dụng cho vi
điều khiển và FPGA như hình 5. Đầu tiên phải tìm ra đặc tính
cho hệthống đang thiết kế. ... cho hệthống và lối ra nào sẽ phát.
Vào lúc này, hệthống phải phân chia các hàm giữa vi điều
khiển và FPGA. Một số tín hiệu lối vào sẽ đưa vào vi điều
khiển, một số sẽ đưa vào FPGA và một số ...
Tương tự, một số lối ra sẽ được tính toán bởi vi điều khiển và
một số được tính bởi FPGA. Cũng sẽ có thêm một số lối vào và
lối ra mới của hệthống được tạo ra bởi yêu cầu của cả FPGA và
vi...
... đến J10 để nghe
tín hiệu ở đầu ra đã xử lý
Dữ liệu đã được số hoá ở lối ra từ bộ codec thông qua J17
đến mạch XS đã gắn trên mạch XSTEND. Shunt sẽ được đặt
trên J17 khi bộ codec đang được sử ... cách kết nối với nguồn cung cấp bên ngoài.
Hình 4: Thiết lập shunt cho bus VCC
Mạch XS kết nối đến vùng mẫu thông qua bộ nối J3. Các
chân trên bộ nối phải được sắp xếp phù hợp với các chân trên ... cách thiết lập shunt trên các
jumper như bảng 2
Jumper Thiết lập
J11 Đặt shunt trên jumper này nghóa là không cho phép
codec hoạt động bằng các giữ nó ở trạng thái reset.
Gỡ bỏ shunt trên...
... trữ mà không xoá các thiếtkế trong mạch XS40
FPGA trên mạch XS40 lưu trữ cấu hình của nó trên chip của
SRAM và được xoá bất cứ khi nào nguồn điện được ngắt. Một
khi thiếtkế được hoàn thành, ... vài file
bitstream có vệt sáng trong vùng
FPGA/ CPLD được
download vào FPGAtrên mạch XS40. Ngoài ra
FPGA vẫn còn định cấu hình như một giao diện trên
RAM.
Nội dung của RAM được kiểm tra bằng ... động lập trình được tần số
100MHz. Tần số chính 100MHz có thể được chia bởi các hệsố
từ 1,2,…đến 2050 để lấy xung từ 100MHz, 50MHz, …xuống
48.7KHz tương ứng. Các tần số đã chia này được gửi...
... một hệ công cụ thiếtkế bậc cao, tổng
hợp tất cả các thiếtkế đối với họ FPGA, CPLD hoặc ASIC của
các hãng như: Xilinx, Altera, Quicklogic, Atmel, …. Nó đưa ra
các sơ đồ thiết kế, các thiếtkế ... được dùng để
biên dịch và xác định lại các khía cạnh của thiết kế. Khi thiếtkế
đã thoả mãn các quy định, ta có thể download thiếtkế sau cùng
vào linh kiện.
2. Quá trình biên dịch file .EDF ...
dụng phương pháp thiếtkế công nghệ độc lập cho
FPGA và CPLD. Hơn nữa, mức 3 còn hỗ trợ thêm các
thuật toán cho công nghệ ASIC và sử dụng kỹ thuật tối
ưu hoá mạnh nhất để đảm bảo kết quả tốt nhất...
... vào/ra 2 chiều hoặc
thanh ghi vào/ra.
*Ứng dụng của các EAB là tạo bộ nhớ, các bộ vi xử lý, vi
điều khiển, lọc số, …
+Họ linh kiện MAX7000 gồm có 32 đến 256 macrocells.
Mỗi macrocell chứa 5 cổng ... 2 chiều
Các chân I/O đệm 3 trạng thái
Chương 7: KIT UP2 HÃNG ALTERA
Các họ Số chân
I/O
Số cổng Logic Cell Công nghệ
Classic 22-68 300-900
MAX3000 34-158 600-5000 32-256 EEPROM
MAX5000 28-100 ... lối vào mở rộng cung
cấp cho cổng OR được lập trình nghịch ở lối ra. Mảng cổng
AND/OR được thiếtkế để thực hiện các hàm Boolean biểu diễn
dưới dạng tổng của các tích. Các lối vào đến cổng...
... hook_up.
Sau đó tải các thiếtkế vào linh kiện và mô phỏng các thiếtkế
đó.
a. Các header
chip EPF10K70 là ý tưởng trung gian để phát triển hơn nữa các
quá trình thiếtkếsố bao gồm kiến trúc ... mềm MAX + PLUS II và các mạch UP. Vì sự thay đổi
của các thiếtkế được tải trực tiếp đến các thiết bị trên mạch nên
các mẫu thiếtkế đơn giản và phức tạp có thể được thực hiện
thành công nhanh ... TẢ KIT
I. Giới thiệu
Mạch UP2 được thiếtkế để đáp ứng nhu cầu của các trường
đại học trong việc giảng dạy thiếtkế logic với các công cụ phát
triển và các thiết bị logic có thể lập trình được...
... LEDs trên mạch.
Kết nối JTAG chain với cáp ByteBlaster II.
Socket cho cấu hình thiết bị EPC1.
Hai nút công tắc tạm thời.
Một công tắc DIP thuộc hệ 8.
Hai Led 7 đoạn.
Bộ dao động trên ... GND
FLEX_SWITCH-
2
40
FLEX_SWITCH-
3
39
FLEX_SWITCH-
4
38
FLEX_SWITCH-
5
36
FLEX_SWITCH-
6
35
FLEX_SWITCH-
7
34
FLEX_SWITCH-
8
33
Bảng 6: Thiếtkế chân cho FLEX_SW1
c. FLEX_DIGIT
FLEX_DIGIT là 2 con số của led 7 đoạn được nối trực tiếp
đến chip FLEX10K. Mỗi đoạn ... Chân cho
led 2
a 6 17
b 7 18
c 8 19
d 9 20
Bảng 11: Kết nối giữa FLEX10K và các tín hiệu
FLEX_EXPAN_B
Số thứ tự giao
tiếp
Tín hiệu/
chân
Số thứ tự giao
tiếp
Tín hiệu/ chân
1 RAW 2 GND
3 VCC...
... các thiết lập
Chương 10: Cấu hình cho các linh
kiện
Cấu hình cho các linh kiện trên các mạch phụ thuộc vào sự
thiết lập các jumper trên mạch và JTAG tuỳ ý trong phần mềm
MAX+PLUS II, kết ...
sau:
a. Thiết lập các jumper
Để cấu hình cho EPM7128S trên JTAG chain, ta thiết lập
các jumper TDI, TDO, DEVICE và BOARD như hình 7.
Hình 7: Thiết lập jumper để cấu hình cho EPM7128S
b. Kết nối ... JTAG
chain.
Để kết nối nhiều mạch UP với nhau, ta thực hiện các bước
sau:
a. Thiết lập các jumper
Để định cấu hình cho nhiều chip EPM7128S và FLEX10K
trên nhiều mạch UP đã được kết nối trong...
... là một phần mềm thiếtkế
chuyên dụng được các nhà thiếtkếtrên toàn thế giới sử dụng.
Max + Plus II cung cấp một môi trường thiếtkế hoàn hảo để tạo
thành những thiếtkế cần thiết. Không quan ... ta lập trình cho những thiết bị khác như:
FLASHlogic và APEX. MAX+PLUS
®II cung cấp nhiều phương
pháp thiếtkế phong phú. Có 3 phương pháp thiếtkế dành cho
những thiếtkế phân cấp ( hierarchical ... chia thiết kế, tối ưu các hàm thời gian, dùng những thiếtkế
độc lập cho những thiếtkế phức tạp hơn, tự động phân tích thời
gian, phân tích lỗi, tự động chỉ ra những câu lệnh bị lỗi trong
thiết...
... Compiler của MAX+PLUS®II là một trình
xử lý tự động hoá thiếtkế rất mạnh, có thể chuyển đổi các file
thiết kế thành các file input, output cho các thiếtkế lập trình,
mô phỏng và phân tích ...
file thiếtkế khác. Thêm vào đó, có thể kết hợp tự do các file
GDF với kiểu file thiếtkế khác trong một project phân cấp.
Max+plus II cũng tự động tạo ra một symbol đại diện cho
file thiếtkế ... vào
cả hai dạng thiếtkế từ đơn giản đến phức tạp một cách dễ dàng.
Một file Graphic Editor kết hợp chặt chẽ với thiếtkế logic
bằng cách đưa mỗi symbol vào trong một thiếtkế phân cấp. Có...