... thành phần hỗn hợp 2.2.Mô hình hỗn hợp Gauss - GMM Một mô hình hỗn hợp Gauss biểu diễn tham số (a) số thành phần Gauss (b) vector trung bình ma trận hiệp biến thành phần (c) trọng số thành phần ... thống nhúng thời gian thực phần cứng hệ điều hành thời gian thực: Phần cứng: T-Engine board Hệ điều hành thời gian thực: T-Kernel Sơ đồ khối mạch nhúng Thiết kế phần mềm nhận dạng người nói ... Nội dung trình bày Giới thiệu đề tài Nhận dạng người nói Thiết kế hệ nhúng T-Engine Thiết kế phần mềm nhận dạng người nói Kết đạt & hướng phát triển 1 Giới thiệu đề tài 1.1 Lí lựa chọn đề...
Ngày tải lên: 08/08/2015, 18:13
... thống với Hệ thống gồm thành phần chính: Thành phần thứ địa thành phần chiều vi xử lí dùng để điều khiển thành phần có cách gán cho thành phần địa xác định Thành phần thứ hai kênh liệu Đây kênh ... hệ vi xử lí cần thiết kế hai phần quan trọng: thiết kế phần liệu thiết kế phần điều khiển Trong chương thảo luận chi tiết thiết kế phần liệu, chương ta thiết kế phần điều khiển Trong sơ đồ khối ... 256 địa Không gian nhớ tổ chức làm phần Phần 1: Có 16 ghi đánh địa 00 đến 0f sử dụng làm ghi nháp Phần đánh địa từ 10 đến 7f sử dụng chứa ghi vào ghi dự phòng Phần đánh địa từ 80 đến ff cho 128...
Ngày tải lên: 22/04/2013, 20:59
Những vấn đề cơ bản về thiết kế hệ thống thoát nước
... Thải Của Các Công Trình Công Cộng Khi tính toán mạng lưới thoát nước lưu lượng nước thải thoát từ nhà công cộng xem lưu lượng tập trung Vò trí nhà công cộng bố trí mặt Quy mô công trình công cộng ... ngành công nghiệp khác ngành có dây chuyền công nghệ sản xuất khác Tiêu chuẩn thải nước thải sản xuất số ngành công nghiệp sau: - Sản xuất kính: 0,5 m3 /tấn sản phẩm; - Sản xuất gang: 25-50 m3 /tấn ... lượng nước thải từ nhà công cộng thuộc khu vực (m3/ngđ) +F : diện tích khu vực thải nước (m2) + qn : phần tiêu chuẩn lại sau trừ phần thải nước công cộng (l/ng.ngđ) qn = q0 – q 0công cộng q cc = ΣQcc...
Ngày tải lên: 23/09/2012, 15:28
Thiết kế hệ thống xử lý ảnh số trên nền FPGA
... thành phần Thành phần thứ tạo tín hiệu điện đầu tỉ lệ với mức lượng mà nhận Thành phần thứ số hóa(digitalize) , phần tử biến đổi tín hiệu tương tự thành tín hiệu số Tùy thuộc vào thành phần số ... lý Hiện công nghệ FPGA sản xuất hỗ trợ phần mềm hãng :Xilinx, Altera, Actel, Atmel Trong Xilinx Altera hãng hàng đầu Xilinx cung cấp phần mềm miễn phí Windows, Linux, Altera cung cấp công cụ ... thắc mắc thiết kế phần cứng hệ thống phần mềm dùng bo mạch logic khả trình XESS Corp Ngoài ra, phần mềm module phát triển đầy đủ 48 www.ngohaibac.net 2.3 Giới thiệu hãng Xilinx công cụ lập trình:...
Ngày tải lên: 24/04/2013, 15:55
NHỮNG CƠ SỞ TÍNH TOÁN KIỂM TRA THIẾT KẾ HỆ THỐNG CHIẾU SÁNG
... nói riêng toàn Công ty nói chung Bảng 10.Tiêu chuẩn độ rọi chiếu sáng tự nhiên nhà sản xuất (TCXD29-68) Cấp Tính chất công việc Hệ số độ rọi tự nhiên công tiêu chuẩn(%) Loại công việc theo Kích ... nung nóng phát quang Hiệu suất phát quang đèn thấp từ 0,3Lm/W -18Lm/W Đèn nung nóng có công suất từ vài W đến vài KW Tuổi thọ đèn ngắn (1000h) Tuy nhiên đèn nung sáng Halogen hoạt động dựa việc ... lại vận chuyển hàng hóa, Công ty sử dụng phương thức chiếu sáng bên hai phía (chiếu sáng tự nhiên) phương thức chiếu sáng chung (chiếu sáng nhân tạo) Căn vào hai bảng ,công việc phân xưởng cấp...
Ngày tải lên: 02/10/2013, 18:20
Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc Thư SVTH: Lê Trương Huỳnh Anh.Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc ThưCHƯƠNG I. PHẦN MỞ ĐẦU I.1. ĐẶT VẤN ĐỀ Ngành công nghiệp mía đường là một trong những ngành c pot
... sau 30 phút chảy cống thu nước chảy vào mạng lưới nước chung thành phố Bùn từ bể lắng đưa vào bể chứa bùn sau ổn định bùn bơm tuần hồn phần vào bể aerotank, phần lại bơm qua bể nén bùn trọng lực ... chất thải phụ thuộc vào mùa thu họach Quy trình cộng nghệ sản xuất đường gồm hai giai đọan:sản xuất đường thơ sản xuất đường tinh luyện II.1.1 Thành phần mía nước mía Thành phần mía thay đổi theo ... lưu lượng, thành phần, tính chất nước thải nhà máy đường tùy thuộc vào dây chuyền sản xuất nên thường dao động nhiều ngày đêm Để ổn định chế độ dòng chảy chất lượng nước đầu vào cho cơng trình...
Ngày tải lên: 24/03/2014, 23:20
Thiết kế hệ thống điều khiển tự động cho dây chuyền đảm bảo chất lượng sản phẩm đạt được những yêu cầu đặt ra
Ngày tải lên: 18/04/2014, 09:00
thiết kế hệ thống ip camera hỗ trợ chuẩn mjpeg trên nền fpga ứng dụng trong giám sát và điều khiển từ xa
... R0 Chuyên dụng Phần cứng Giá trị R1 Chuyên dụng Phần mềm Con trỏ ngăn xếp R2 Chuyên dụng Phần mềm Vùng liệu nhỏ đọc R3-R4 Thay đổi Phần mềm Trả giá trị nháp R5-R10 Thay đổi Phần mềm Duyệt thông ... tràn nhớ thị vài frame ảnh Đỗ Tiến Thành: o Thiết kế phần mềm hệ thống kết nối hệ thống Ip Camera với phần mêm người dùng o Thiết kế phần mềm riêng cho người dùng (Client) Phần mềm giúp người ... R11-R12 Thay đổi Phần mềm Nháp R13 Chuyên dụng Phần mềm Vùng liệu nhỏ đọc-ghi R14 Chuyên dụng Phần cứng Trả địa cho ngắt R15 Chuyên dụng Phần mềm Trả địa chương trình R16 Chuyên dụng Phần cứng Trả...
Ngày tải lên: 21/04/2014, 08:22
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) pptx
... mạch XS40 đến mạch Chương 5: PHẦN MỀM HỖ TR THIẾT KẾ I Phần mềm tiện ích XSTOOL Hiện XILINX cung cấp công cụ cho việc lập trình họ FPGAs CPLDs Một vài phiên gần phần mềm XILINX tạo file dạng bitstream ... phức tạp Một thiết kế phân chia, gán giá trò lối vào, lối hàm cho vi điều khiển FPGA sau thiết kế chi tiết phần mềm phần cứng bắt đầu Đối với phần mềm, ta sử dụng chương trình soạn thảo thông dụng ... File HEX file BIT vào mạch XS40 GXSLOAD lưu trữ nội dung file HEX vào SRAM mạch XS40 Sau đó, đònh dạng lại FPGA cách nạp file bitstream vào FPGA Khi mạch XS40 nạp phần cứng phần mềm, ta phải kiểm...
Ngày tải lên: 27/06/2014, 01:21
báo cáo thiết kế hệ thống nhúng tìm hiểu arm lpc2378
... Bộ nhận liệu : UnRX gồm có ghi ghi chứa liệu ghi truyền serial Dữ liệu nhận vào chân RXD đẩy vào ghi truyền serial đưa vào ghi nhận liệu Ngoài LPC2378 cho t giao tiếp khác I2S, kênh CAN, SSP… Sơ ... dụng để truy cập vào SRAM Ethernet cho liệu Ethernet, kiểm soát, thông tin trạng thái Tất AHB giao thông LPC2300 diễn hệ thống AHB khác nhau, có hiệu tách hoạt động Ethernet với phần lại hệ thống ... qua chân RXD vào ghi dịch (UnRSR) sau liệu chuyển qua ghi chứa liệu (UART RX Buffer Register FIFO) liệu chờ CPU tới đọc Việc truyền tín hiệu UART : tương tự thế, CPU truyền liệu vào buffer ghi...
Ngày tải lên: 27/06/2014, 09:28
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25 doc
... khăn phần mềm XILINX Vì biên dòch chương trình linh kiện gán chân cách ngẫu nhiên, không phù hợp với thiết kế nên ta phải gán chân lại cho linh kiện, phần mềm XILINX lại không hỗ trợ cho phần ... di chuyển hết toàn hình Do kich thước ROM trỏ chuột không phù hợp với kích thước hình KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN Kết luận Qua trình tìm hiểu thực đề tài với kiến thức mà thầy cô truyền đạt,...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1 potx
... 5V/3.3V Dây cáp tải qua cổng LPT Phần mềm tiện ích XSTOOL Mạch XS40_005XL lý tưởng cho việc thực thiết kế với FPGA, lập trình vi điều khiển codesign phần cứng /phần mềm XC4005XL gồm 9000 cổng, hoạt ... lối vào port chiều Một IOB đònh cấu lối vào có lối vào trực tiếp, chốt Với việc đònh cấu hình lối ra, IOB có lối trực tiếp Lối đệm IOB có điều khiển skew slew Các ghi có giá trò đường dẫn lối vào ... II Các loại FPGA thò trường Phần giới thiệu số họ FPGA hãng, giới thiệu kiến trúc FPGA hãng lớn Quicklogic, Xilinx, Actel Altera Công ty Kiến trúc tổng Kiểu khối Công nghệ lập quát Logic trình...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx
... dao dộng lập trình đưa trực tiếp đến lối vào xung đồng FPGA FPGA sử dụng xung để phát xung gởi đến lối vào xung XTAL1 vi điều khiển Vi điều khiển đa thành phần bit thấp đòa nhớ với bit liệu lối ... nối đến FPGA dùng chung I/O FPGA vi điều khiển Thêm vào chân I/O đa đó, chân P3 có chức riêng máy phát , máy thu nối tiếp, đầu vào ngắt, đầu vào đònh thời tín hiệu điều khiển Read/Write SRAM ngoại ... làm cho chương trình vi điều khiển phần cứng FPGA tương tác lẫn Một mức cao xét vi điều khiển, SRAM FPGA kết nối trình bày hình 4: Hình 4: Sơ đồ kết nối thành phần mạch XS40 Ghi chú: * = not conectted...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3 ppsx
... GXSLOAD lưu trữ nội dung file HEX vào SRAM mạch XS40 Sau đó, đònh dạng lại FPGA cách nạp file bitstream vào FPGA Khi mạch XS40 nạp phần cứng phần mềm, ta phải kiểm tra xem thật hoạt động ... cho phép sử dụng video tính toán Mã hoá stereo mạch kênh vào/ra giúp cho việc xử lý tín hiệu audio việc kết hợp mạch DSP với phần mềm XILINX’s CORE Mạch XSTEND mở rộng khả mạch XS40 cách cung ... bên cấp nguồn cho mạch XSTEND với mạch XS Không đặt shunt vào J12 J14 làm giảm nguồn cung cấp nối mass làm hư hại mạch XSTEND mạch XS gắn vào XSTEND LED Mạch XSTEND cung cấp led với led (D1 – D8)...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4 pps
... LOC=P48;#SERIAL CONTROL Các tín hiệu analog lối vào lối stereo vào khỏi mạch XSTEND thông qua J9 J10 khoảng 1/8” tương ứng Lối máy hát CD lối vào thông qua J9 tai nghe stereo nhỏ nối đến J10 ... vùng mẫu bao gồm thành phần lỗ xuyên qua khung lưới 0.1”*0.1” đặt rải rác với mạng lưới bus VCC GND hình Các bus truyền VCC liên tục phần mạch XSTEND bus GND chạy liên tục phần mạch Các bus VCC ... đònh cấu hình kiểm tra cách dùng cáp XILINX Xchecker cắm vào J19 Khi sử dụng cáp Xchecker, ta nối cáp mạch XS cổng song song máy tính Thêm vào đó, sử dụng cáp với mạch XSTEND/XS40 kết hợp, ta phải...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5 doc
... sau Lập trình Phần cho biết làm để download thiết kế logic từ máy tính vào mạch XS40 để lưu trữ thiết kế EEFROM nối tiếp tuỳ ý mà cấp nguồn điện vào hoạt động a Download thiết kế vào mạch XS40 ... có kích thước phù hợp với AT7C256 Thiết kế nạp vào EEPROM Atmel cách kéo file BIT vào vùng Flash/EEPROM nhấp vào nút Load Tuần tự bước đưa liệu vào nhớ sau: i Toàn EEPROM xoá ii FPGA mạch XS40 ... nạp liệu cách kéo thả nhiều file EXO, MCS, HEX, và/ hoặc file XES vào vùng RAM iii cửa sổ GXSLOAD sau nhấp vào nút Load Tuần tự bước đưa liệu vào nhớ sau: i FPGA mạch XS40 lập trình lại để tạo...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6 docx
... nghóa việc biên dòch thực thành công Khi file edf lưu trữ thư mục chọn III Phần mềm XILINX WEBPACK 4.1 Giới thiệu Xilinx Intergrated Software Enviroment (ISE) phần mềm bắt đầu với Project Navigator ... Trong Project Device Option chọn hình Sau chọn xong, nhấp OK Nhấp vào chột trái vào sau: Chọn file nguồn xuất cửa sổ Nhấp vào Generate Programming File để chạy chương trình chuyển đổi Chương ... output để gán vào chân thích hợp theo thiết kế Các chân chọn xuất màu theo quy đònh người thiết kế Sau gán chân xong ta phải dòch lại file thiết kế chân thành file bit, sau sử dụng phần mềm tiện ích...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7 pdf
... macrocells chân I/O +36 tín hiệu ngõ vào Macrocells Cấu trúc Macrocells +Họ linh kiện MAX7000 gồm có 32 đến 256 macrocells Mỗi macrocell chứa cổng AND với lối vào mở rộng cung cấp cho cổng OR lập ... diễn dạng tổng tích Các lối vào đến cổng AND mở rộng có giá trò hai dạng thông thường nghòch đảo +1 Macrocell bao gồm khối chức năng: Mảng logic, ma trận chọn thành phần tích (Product Term Select ... lại với để tạo thành chức logic lớn Sharable Logic Expanders mở rộng thành phần tích Khối I/O +Các chân I/O cấu hình ngõ vào, ngõ ra, chiều Các chân I/O đệm trạng thái Chú ý: Max7000 lập trình 100...
Ngày tải lên: 05/07/2014, 16:20
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 ppsx
... không gán lại công tắc LED, nối đến header Với chân truy xuất trực tiếp, ta tập trung vào quy tắc thiết kế nắm chương trình chân I/O PLD Sau biên dòch kiểm tra thiết kế thành công phần mềm MAX+PLUS ... dây hook_up vào header nút ấn Đầu lại dây cắm vào header thích hợp gán cho chân I/O chip EPM7128S c Công tắc MAX_SW1 MAX_SW2 MAX_SW1 MAX_SW2, gồm công tắc cấp mức tín hiệu logic Các công tắc kéo ... cắm đầu dây hook_up vào header nút ấn Đầu lại dây cắm vào header thích hợp gán cho chân I/O EPM7128S Lối công tắc thiết lập mức logic mở công tắc thiết lập mức logic đóng công tắc d Các led D1...
Ngày tải lên: 05/07/2014, 16:20