lập trình hệ thống bằng c
Tài liệu lập trình hệ thống
Ngày tải lên :
16/08/2012, 09:16
... trưng cho m
ột trong c c ngôn ngữ. C p này cung c p
một phương pháp viết chương trình cho c c cấp 1, 2, 3 dễ dàng hơn. C c chương trình
viết bằng hợp ngữ đư c dịch sang c c ngôn ngữ c a c p 1, ... quyết c c vấn đề bằng c ch th c hiện
c c chỉ thị do con người cung c p. Chuỗi c c chỉ thị này gọi là chương trình (program).
C c mạch điện tử trong một máy tính số sẽ th c hiện một số giới hạn c c ...
Mỗi máy c p 1 c một hay nhiều vi chương trình chạy trên chúng. Mỗi vi chương
trình x c định một ngôn ngữ c p 2. C c máy c p 2 đều c nhiều điểm chung ngay c c c
máy c p 2 c a c c hãng sản...
- 32
- 1.3K
- 5
Lập trình hệ thống
Ngày tải lên :
16/08/2012, 10:38
... đư c c c chương trình xử lý chuỗi ký tự bằng c c lệnh xử lý chuỗi
2. Kiến th c cần chuẩn bị:
- Bảng mã ASCII.
- Kết quả c a c c bài thí nghiệm trư c
- C c hàm 01h, 02h, 06h, 08h, 09h, 0Ah c a ... sau đó biên dịch và chạy chương trình để xem kết quả.
- C c ch nào x c định chiều dài c a một biến bất kỳ hay không ?. Hãy cho biết c c
c pháp c a lệnh c thể th c hiện đư c yêu c u này. Sau ... M C TIÊU
- Sử dụng đư c công c Emu8086 để khảo sát c c lệnh c a Intel-8086.
- Sử dụng đư c c c ch c năng c bản c a c ng c RadASM như: Soạn
thảo, Hợp dịch (Assemble), Liên kết (Link) và Chạy...
- 39
- 1.5K
- 3
Giáo trình C và ngôn ngữ lập trình hệ thống
Ngày tải lên :
18/08/2012, 11:00
... vào c ng nh c ch
chuyển dịch thông tin đ c đự c tr c khi gán nó cho c c địa chỉ tơng ứng.
C ch dò đ c thứ nhất là đ c theo trờng vào, khi đó c c khoảng trắng bị bỏ qua. C ch này
áp dụng cho ... đoạn chơng trình sau :
char ch1;
unsigned char ch2;
ch1=200; ch2=200;
Khi đó th c chất :
ch1=-56;
ch2=200;
Nhng c ch1 và ch2 đều biểu diễn c ng một ký tự c mà 200.
Phân loại ký tự :
C thể chia ... trữ đ c một xâu ký tự c n sử dụng một mảng kiểu
char.
Vị trí c a khai báo biến :
9
Chơng 4
C u tr c cơ bản c a chơng trình
4.1. Lời chú thích :
C c lời bình luận, c c lời giải thích c thể...
- 112
- 2K
- 9
Lập trình hệ thống và điều khiển thiết bị
Ngày tải lên :
20/08/2012, 11:43
... quá trình gọi c c chương trình con. Ở c c ngôn
ngữ b c cao, chương trình con không làm thay đổi giá trị c a c c biến c a chương trình chính trừ
khi ta chủ tâm làm vi
c đó. Trong c c chương trình ... 2: trình bày về c c vấn đề liên quan đến lập trình hợp ngữ: c ch th c viết và th c
hiện một chương trình, c ch th c cài đặt c c cấu tr c lập trình trong hợp ngữ và c c vấn đề liên
quan đến chương ... c a hệ điều hành MS
DOS. Ngắt 21h cung c p nhiều c c ch c năng kh c nhau cho c c nhà lập trình hệ
thống. Phần này đã giới thiệu 14 ch c năng thông dụng c a ngắt 21h. Từ c c ch c
n
ăng phục...
- 147
- 1.9K
- 8
Tài liệu lập trình hệ thống ngắt và sự kiện
Ngày tải lên :
04/09/2012, 14:59
... l c khỏi
quá trình.
C chế c u m c cung c p c c khả năng mạnh mẽ cho một ứng dụng Windows. C c
ứng dụng này c thể dùng quá trình c u m c để:
- Xử lý và thay
đổi c c thông điệp gởi đến c c ... l c của quá trình c u m c hệ thống phải
chia sẻ dữ liệu cho tiến trình th c hiện quá trình c u m c. C c biến toàn c c sử dụng trong
DLL phải đư c x c định rõ hay phải đặt trong vùng dữ liệu chia ... c c hoạt động nào đó c a hệ thống, c khả năng phát triển CBT
(computer-based training) cho ứng dụng (WH_CBT).
- C m c c hàm l c kh c (WH_DEBUG).
C c ứng dụng thường dùng quá trình c u móc...
- 15
- 2K
- 11
Thiết kế và lập trình hệ thống - Kiến trúc hệ thống vi xử lý
Ngày tải lên :
15/11/2012, 11:07
...
6
Basic Architecture
Bus Architecture:
The Pentium bus architecture is not this simple.
We will elaborate on this later.
Microprocessor
Printer
Keyboard
DRAM
ROM
Address bus
Data bus
MWTC
MRDC
IOWC
IORC
... sound cards.
To reduce system cost through fewer wires.
AGP (Advanced Graphics Port): 66MHz
Newest systems.
Fast parallel connection: Across 64-bits for 533MB/sec.
For video cards.
To accommodate ... 2002)
UMBC
U M B C
U
N
I
V
E
R
S
I
T
Y
O
F
M
A
R
Y
L
A
N
D
B
A
L
T
I
M
O
R
E
C
O
U
N
T
Y
1
9
6
6
Basic Architecture
Basic components
Memory
Microprocessor
I/O System
DRAM
SRAM
Cache
ROM
Flash
EEPROM
8086
through
Pentium...
- 11
- 518
- 1
Thiết kế và lập trình hệ thống - Chương2
Ngày tải lên :
15/11/2012, 11:07
... instructions execute. Data transfer and control instructions never change
the ags.
ã C (Carry):
Holds the carry out after addition or the borrow after subtraction.
Also indicates error conditions.
ã ...
B
A
L
T
I
M
O
R
E
C
O
U
N
T
Y
1
9
6
6
Programmer Visible Architecture
Special Purpose Registers:
ã EFLAGS (cont).
80486SX and up:
ã AC (Alignment Check):
Specialized instruction for the 80486SX.
Pentium ... Set by
STD and CLD instructions.
ã O (Overow):
Set for addition and subtraction instructions.
Systems Design and Programming Micro. Arch. I CMPE 310
5 (Feb. 2, 2002)
UMBC
U M B C
U
N
I
V
E
R
S
I
T
Y
...
- 12
- 447
- 0
Thiết kế và lập trình hệ thống - Chương3
Ngày tải lên :
15/11/2012, 11:07
... enclosed by the red-dotted line are part of the descriptor
cache.
The cache is used to reduce the number of actual memory references needed
to construct the physical address.
There is one cache ... descriptor is undefined.
P = 1, descriptor contains a valid
base and limit.
011 Stack, read/write
100 Code, execute-only
101 Code, execute/read
110 Code, execute-only, conforming
111 Code, execute/read, ...
6
Segment Descriptors in Protected Mode
Segment Descriptors: Access Rights (Byte 5):
The Access Rights (AR) byte controls access to a protected mode segment and
how the segment functions in the...
- 14
- 468
- 0
Thiết kế và lập trình hệ thống - Chương 3
Ngày tải lên :
15/11/2012, 11:07
... is used to cache page directory
and page table entries to reduce the number of memory references.
Plus the data cache is used to hold recently accessed memory blocks.
System performance would be ... Address
Most recent Page Faulting Linear Address
Reserved
PE
MP
EM
TS
ET
NE
WP
AM
NW
CD
PG
CR0
CR1
CR2
CR3
CR4
(Pentium and up)
Systems Design & Programming Micro. Arch. III CMPE 310
5 (Feb ... program to be located in any por-
tion of physical memory.
The paging unit is controlled by the microprocessors control registers:
31
12
11 0
VME
PVI
TSD
DE
PSE
MCE
PWT
PCD
Page Directory Base Address
Most...
- 5
- 481
- 0
Thiết kế và lập trình hệ thống - Chương5
Ngày tải lên :
15/11/2012, 11:07
... the process is privileged enough.
Whenever a segment register is changed, sanity checks are performed before the
descriptor is cached.
ã The index is checked against the limit.
ã Other checks are ... before the call.
Privileged Code DPL Max(RPL, CPL) Call Gate DPL≤ ≤
PL 0
Code
Gate
PL 1
PL 2
PL 3
Code
Systems Design & Programming Micro. Arch IV CMPE 310
9 (Feb 3, 2002)
UMBC
U M B C
U
N
I
V
E
R
S
I
T
Y
... privilege
The privilege protection system plays a role for almost every instruction executed.
Protection mechanisms check if the process is privileged enough to:
ã Execute certain instructions, e.g., those...
- 9
- 407
- 0
Thiết kế và lập trình hệ thống - Chương6
Ngày tải lên :
15/11/2012, 11:07
... plus
INTA.
IOB
CLK
S1
DT/R
ALE
AEN
MRDC
AMWC
MWTC
GND
VCC
S0
S2
MCE/PDN
DEN
CEN
INTA
IORC
AIOWC
IOWC
8288
8086
Status
S0
S1
S2
CLK
AEN
CEN
IOB
MRDC
MWTC
AMWC
IORC
IOWC
AIOWC
INTA
DT/RDT/R
DEN
MCE/PDEN
ALE
Control
Input
Status
Decoder
Command
Signal
Gener-
ator
Control
Signal
Gener-
ator
Control
Logic
... S0
S7: Logic 1, S6: Logic 0.
S5: Indicates condition of IF flag bits.
S4-S3: Indicate which segment is accessed during current bus cycle:
S2, S1, S0: Indicate function of current bus cycle (decoded ... Generator
GND
CLK
AEN2
RDY2
READY
RDY1
AEN1
PCLK
CSYNC
RESET
RES
OSC
F/
C
EFI
ASYNC
X2
X1
VCC
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
8284A
D Q
RESET
RES
OSC
XTAL
OSC
X1
X2
+2
PCLK
F /C
EFI
+3
CSYNC
CLK
D Q
READY
D Q
RDY1
AEN1
AEN2
RDY2
ASYNC
Schmitt
trigger
(EFI...
- 22
- 388
- 0
Thiết kế và lập trình hệ thống - Chương 7
Ngày tải lên :
15/11/2012, 11:07
... EPROM
1
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
10
2716
11
12
21
22
23
24
A
6
A
5
A
4
A
3
A
2
A
1
A
0
GND
O
0
O
1
O
2
A
8
A
9
V
PP
CS
A
10
PD/PGM
O
7
O
6
O
5
O
4
O
3
Pin(s)
Function
A
0
-A
10
PD/PGM
CS
O
0
-O
7
Address
Power down/Program
Chip Select
Outputs
Chip Select
PWR Down
Prog Logic
Y
Decoder
X
Decoder
CS
PD/PGM
Address Inputs
Data Outputs
Output
Buffers
Y-Gating
16,384
Cell Matrix
V
PP
... listing of 1K X 8 indicate a byte addressable 8K memory.
Each memory device has at least one chip select (
CS) or chip enable (CE) or
select (
S) pin that enables the memory device.
This enables read ... memory
Four commonly used memories:
ã ROM
ã Flash (EEPROM)
ã Static RAM (SRAM)
ã Dynamic RAM (DRAM)
Generic pin conguration:
A
0
A
1
A
N
O
0
O
1
O
N
Address connection
Output/Input-output connection
...
- 12
- 420
- 0
Thiết kế và lập trình hệ thống - Chương 8
Ngày tải lên :
15/11/2012, 11:07
... Code).
Correction will allow the system can continue operating.
If two errors occur, they can be detected but not corrected.
Error correction will of course cost more in terms of extra bits.
Error correction ...
CS
A
18
A
19
CS
CS
CS
CS
CS
CS
CS
OE
IO/M
WE
CS
CS
CS
CS
CS
CS
CS
A
0
A
14
O
0
O
7
CS
OE
WE
Data Bus
(32K X 8)
WR
A
15
A
16
A
17
1G 2G
74LS244
Buffer
RD
G
Dir
74LS245
BD Buffer
G2A
G2B
G1
A
B
C
0
1
2
3
4
5
6
7
G2A
G2B
G1
A
B
C
0
1
2
3
4
5
6
7
Address ... 12:36 pm)
UMBC
U M B C
U
N
I
V
E
R
S
I
T
Y
O
F
M
A
R
Y
L
A
N
D
B
A
L
T
I
M
O
R
E
C
O
U
N
T
Y
1
9
6
6
Error Detection
ã Cyclic Redundancy Check (CRC) (cont.)
The CRC is found...
- 21
- 578
- 2
Thiết kế và lập trình hệ thống - Chương 9
Ngày tải lên :
15/11/2012, 11:07
... Decoders)
A
0
A
15
O
0
O
7
CS
A
20
CS
CS
CS
CS
CS
CS
CS
M/IO
CS
CS
CS
CS
CS
CS
CS
A
0
A
15
O
0
O
7
CS
BHE
A
17
BLE
G2A
G2B
G1
A
B
C
0
1
2
3
4
5
6
7
74LS138
G2A
G2B
G1
A
B
C
0
1
2
3
4
5
6
7
(64K ... decoding using MWTC and BE0 - BE7.
See the text Figure 10-35.
;pins 1 2 3 4 5 6 7 8 9 10
A29 A30 A31 NC NC NC NC NC NC GND
;pins 11 12 13 14 15 16 17 18 19 20
U2 CE NC NC NC NC NC NC NC VCC
Equations:
/CE ... ms.
Refreshing occurs automatically during a read or write.
Internal circuitry takes care of refreshing cells that are not accessed over
this interval.
This special refresh occurs transparently...
- 18
- 470
- 0
Thiết kế và lập trình hệ thống - Chương10
Ngày tải lên :
15/11/2012, 11:07
... C
A7
A3
A4
A6
A5
A0
A
B
C
G1
G2A
G2B
0
1
2
3
4
5
6
7
74ALS138
IORC
IOWC
A1
A2
RESET
D1
D2
D3
D4
D5
D6
D7
D0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
PA0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PB0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
PC0
RD
WR
A0
A1
CS
RESET
VCC
GND
8 2C5 5
(C0 H)
(C2 H)
(C4 H)
(C6 H)
Command
Register
(Port addresses)
D
7
D
0
8
Systems Design and Programming Basic I/O II CMPE 310
8 ... de-bounce
Scan Keys
Check
Keys
If key closed
Scan Keys
Time Delay
for de-bounce
Scan Keys
Check
Keys
Calculate
key code
Return
If key open
Flow chart of a keyboard-scanning procedure
Wait for Release Wait ...
B
A
L
T
I
M
O
R
E
C
O
U
N
T
Y
1
9
6
6
8 2C5 5: Mode 0 Operation
D
7
D
0
8 2C5 5
D
0
D
7
A
0
A
7
B
7
B
0
C
7
C
0
A
0
A
1
Reset
IORC
IOWC
7
7
8-Digit Seven Segment LED Display Interface
NC
Vcc
Gnd
16L8
A
4
A
5
A
6
A
8
A
9
A
7
A
10
A
12
A
14
A
15
A
13
IO/M
A
11
CS
A
0
A
1
RD
WR
Reset
I
1
I
10
O
1
O
8
A
3
A
2
8
...
- 15
- 384
- 0
