khái niệm ảnh tĩnh và chuỗi ảnh
Xử lý ảnh (nguyễn thị hoàng lan viện CNTT)
Ngày tải lên :
02/04/2014, 00:41
... cảnh, đối tợng, ảnh quang học Q uang học Tín hiệu Bộ cảm ảnh Số hóa biến ảnh (cam era) ả nh liên tục D ữ liệu ảnh ảnh số ảnh đ xử lý Xử lý phân tích M iêu tả ảnh, ảnh đôi tợng ảnh, đặc trng ảnh ... biên ảnh Một số khái niệm - Biên ảnh (Edge) : đờng biên giới vùng ảnh cho phép xác định hình dạng đối tợng ảnh - Vùng ảnh (Region) : tập hợp điểm ảnh thuộc đối tợng ảnh Ranh giới vùng ảnh biên ảnh, ... ảnh, đờng biên khép kín cho phép xác định vùng ảnh Biên ảnh vùng ảnh đặc trng đối ngẫu ảnh Biểu diễn biên ảnh Biên ảnh điểm ảnh mà hàm độ sáng ảnh liên tục có bớc nhảy biến thiên nhanh Cơ sở...
- 70
- 1.2K
- 23
Quy trình công nghệ thành lập bản đồ địa hình với hệ thống xử lý ảnh số của hãng Intergraph
Ngày tải lên :
10/03/2015, 16:18
... chế ảnh Tạo mô hình số độ cao địa hình Xác định độ cao trung bình khu vực Nắn ảnh trực giao dùng DTM Nắn ảnh theo độ cao trung bình khu vực Kiểm tra tiếp biên ảnh nắn Cắt dán ảnh theo khung mảnh ... l!ợng ảnh quét tuỳ thuộc vào địa hình khu vực ảnh chụp) Phép nén JPEG nói chung có làm giảm chất l!ợng hình ảnh, nhiên với hệ số nén khoảng từ đến 30 chất l!ợng hình ảnh hầu nh! không bị ảnh h!ởng ... chứa file ảnh - xác định ký tự tiền tố số hiệu ảnh (Image Name Prefix): nên gõ vào số hiệu tuyến bay ký hiệu phân cách số hiệu tuyến bay với số hiệu ảnh (ví dụ - ~ ảnh tuyến file ảnh quét đ!ợc...
- 99
- 657
- 0
Thiết kế hệ thống xử lý ảnh số trên nền FPGA
Ngày tải lên :
24/04/2013, 15:55
... ảnh, Camera vấn đề định dạng ảnh 16 1.3.2 Thành phần xử lý ảnh 17 1.3.2.1 1.3.2.2 1.4 Các khái niệm xử lý ảnh số 17 Các thuật toán xử lý ảnh số 18 Một số giải ... xử lý ảnh: 1.3.1 Thành phần thu thập ảnh, Camera vấn đề định dạng ảnh Giới thiệu chung camera : Trong hệ thống xử lý ảnh số, camera thiết bị quan trọng có chức quan sát thu nhận ảnh đầu vào hệ ... này, ảnh thu từ camera có kích thước 510x482, nhiên sau trình số hóa theo chuẩn ITU 601 ta có ảnh số 8bit với kích thước chuẩn 720x525 1.3.2 Thành phần xử lý ảnh 1.3.2.1 Các khái niệm xử lý ảnh...
- 84
- 1.2K
- 14
luận văn thạc sỹ khoa học hợp tác nghiên cứu phát triển các hệ thống xử lý ảnh nhanh trên cơ sở áp dụng công nghệ mạng nơron phi tuyến tế bào
Ngày tải lên :
23/05/2014, 23:45
... ảnh Chức mạng nơ ron tế bào trình xử lý ảnh ánh xạ chuyển hình ảnh đầu vào tương ứng với hình ảnh đầu Ở đây, hạn chế hình ảnh đầu ảnh nhị phân với giá trị điểm ảnh –1 Tuy nhiên hình ảnh đầu vào ... gian Một mạng nơron tế bào xử lý ảnh CNN khởi tạo với ảnh, ảnh nạp vào đầu vào input, ảnh lại đầu output Trong pha xử lý này, ảnh đầu thay đổi ảnh cuối lớp kết tính toán Trong chip tế bào thị giác, ... dụng CNN xử lý ảnh, đầu vào ukl thường cường độ điểm ảnh ảnh ảnh xám kích thước MxN ta quy định −1 ≤ u kl ≤ +1 với màu trắng ký hiệu cho –1 màu đen ký hiệu cho +1 Các biến khác xem ảnh - Trong trường...
- 186
- 735
- 2
Hệ thống xử lý ảnh
Ngày tải lên :
19/10/2013, 16:15
... - Trừ ảnh dựa vào điểm ảnh - Trừ ảnh dựa vào khối - Trừ ảnh dựa vào biểu đồ - Trừ ảnh dựa vào đặc trưng - Trừ ảnh dựa vào thống kê Để thống giả sử xét hai ảnh I1 I2 có kích thước Trừ hai ảnh I1 ... nhận ảnh nhằm biến đổi từ ảnh sang ảnh khác cho kết mong muốn Ảnh mong muốn Kết Ảnh đầu vào Xử lý ảnh Kết luận Hình 1.1: Quá trình xử lý ảnh 1.1.2 Tổng quan hệ thống xử lý ảnh CAMERA Thu nhận ảnh ... chuyển cảnh Tb để xác định xem có chuyển cảnh hay không Kỹ thuật trừ ảnh dựa vào điểm ảnh đơn giản Nhược điểm lớn kỹ thuật không phân biệt thay đổi lớn vùng ảnh nhỏ thay đổi nhỏ vùng ảnh lớn...
- 31
- 541
- 2
TỔNG QUAN VỀ MỘT HỆ THỐNG XỬ LÝ ẢNH
Ngày tải lên :
01/11/2013, 17:20
... TRONG XỬ LÝ ẢNH Như đề cập phần giới thiệu, thấy cách khái quát vấn đề xử lý ảnh Để hiểu chi tiết hơn, trước tiên ta xem xét hai khái niệm (thuật ngữ) thường dùng xử lý ảnh Pixel (phần tử ảnh) grey ... vấn đề 1.2.1 Một số khái niệm 6* Pixel (Picture Element): phần tử ảnh Ảnh thực tế ảnh liên tục không gian giá trị độ sáng Để xử lý ảnh máy tính cần thiết phải tiến hành số hoá ảnh Trong trình số ... sử dụng khái niệm Picture element mà ta quen gọi hay viết Pixel - phần tử ảnh Ở cần phân biệt khái niệm pixel hay đề cập đến hệ thống đồ hoạ máy tính Để tránh nhầm lẫn ta tạm gọi khái niệm pixel...
- 6
- 2.1K
- 42
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) pptx
Ngày tải lên :
27/06/2014, 01:21
... xác đònh lối vào giá trò cho hệ thống lối phát Vào lúc này, hệ thống phải phân chia hàm vi điều khiển FPGA Một số tín hiệu lối vào đưa vào vi điều khiển, số đưa vào FPGA số khác vào hai Tương ... lối vào port chiều Một IOB đònh cấu lối vào có lối vào trực tiếp, chốt Với việc đònh cấu hình lối ra, IOB có lối trực tiếp Lối đệm IOB có điều khiển skew slew Các ghi có giá trò đường dẫn lối vào ... có kích thước phù hợp với AT7C256 Thiết kế nạp vào EEPROM Atmel cách kéo file BIT vào vùng Flash/EEPROM nhấp vào nút Load Tuần tự bước đưa liệu vào nhớ sau: i Toàn EEPROM xoá ii FPGA mạch XS40...
- 231
- 611
- 3
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25 doc
Ngày tải lên :
05/07/2014, 16:20
... di chuyển hết toàn hình Do kich thước ROM trỏ chuột không phù hợp với kích thước hình KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN Kết luận Qua trình tìm hiểu thực đề tài với kiến thức mà thầy cô truyền đạt,...
- 9
- 354
- 2
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1 potx
Ngày tải lên :
05/07/2014, 16:20
... lối vào port chiều Một IOB đònh cấu lối vào có lối vào trực tiếp, chốt Với việc đònh cấu hình lối ra, IOB có lối trực tiếp Lối đệm IOB có điều khiển skew slew Các ghi có giá trò đường dẫn lối vào ... chuẩn A.C.E) Khi cắm vào, tất chân FPGA, vi điều khiển SRAM nối đến mạch khác breadboard (Các số ghi bên cạnh hàng chân mạch XS40 tương ứng với số chân FPGA) Nguồn điện cắm vào chân J9 mạch XS40 ... 9V để thực thiết kế logic với vi điều khiển Đặt mạch XS40 bề mặt không dẫn điện, sau cắm nguồn vào jack J9 mạch hình Mạch quy đònh điện tạo mức yêu cầu phần lại XS40 Kết nối Breadboard Một mạch...
- 7
- 495
- 5
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx
Ngày tải lên :
05/07/2014, 16:20
... nối đến FPGA dùng chung I/O FPGA vi điều khiển Thêm vào chân I/O đa đó, chân P3 có chức riêng máy phát , máy thu nối tiếp, đầu vào ngắt, đầu vào đònh thời tín hiệu điều khiển Read/Write SRAM ngoại ... EEFROM nối tiếp mạch J12 1-2 (osc) Đặt shunt vào chân chân (osc) (mặc thao tác thông thường dao động đònh) phát tín hiệu xung clk 2-3(set) Đặt shunt vào chân chân (set) tần số dao động thiết lập ... applies to XS40 + Board Lối dao dộng lập trình đưa trực tiếp đến lối vào xung đồng FPGA FPGA sử dụng xung để phát xung gởi đến lối vào xung XTAL1 vi điều khiển Vi điều khiển đa thành phần bit thấp...
- 6
- 438
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3 ppsx
Ngày tải lên :
05/07/2014, 16:20
... GXSLOAD lưu trữ nội dung file HEX vào SRAM mạch XS40 Sau đó, đònh dạng lại FPGA cách nạp file bitstream vào FPGA Khi mạch XS40 nạp phần cứng phần mềm, ta phải kiểm tra ... (tuỳ ý) Một stereo codec với kênh vào trái/phải Một giao diện với cáp XILINX Xchecker Một vùng mẫu 2.75” * 3.5” với nguồn 3.3V 5V Một kết nối header thêm vào mạch Những tài nguyên trình bày ... tất tài nguyên mạch XSTEND Để sử dụng mạch XS40 với mạch XSTEND, ta cắm vào cột bên phải socket, (nếu dùng mạch XS95 ta cắm vào cột bên trái socket) Có chỗ đánh dấu mạch XSTEND cho biết cột thích...
- 8
- 338
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4 pps
Ngày tải lên :
05/07/2014, 16:20
... Codec Mạch XSTEND có stereo codec nhận kênh lối vào analog từ J9, lượng tử hoá giá trò analog gửi giá trò số đến mạch XS chuỗi bitstream Codec nhận chuỗi bitstream từ mạch XS chuyển đổi thành tín ... LOC=P48;#SERIAL CONTROL Các tín hiệu analog lối vào lối stereo vào khỏi mạch XSTEND thông qua J9 J10 khoảng 1/8” tương ứng Lối máy hát CD lối vào thông qua J9 tai nghe stereo nhỏ nối đến J10 ... đònh cấu hình kiểm tra cách dùng cáp XILINX Xchecker cắm vào J19 Khi sử dụng cáp Xchecker, ta nối cáp mạch XS cổng song song máy tính Thêm vào đó, sử dụng cáp với mạch XSTEND/XS40 kết hợp, ta phải...
- 7
- 349
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5 doc
Ngày tải lên :
05/07/2014, 16:20
... có kích thước phù hợp với AT7C256 Thiết kế nạp vào EEPROM Atmel cách kéo file BIT vào vùng Flash/EEPROM nhấp vào nút Load Tuần tự bước đưa liệu vào nhớ sau: i Toàn EEPROM xoá ii FPGA mạch XS40 ... nạp liệu cách kéo thả nhiều file EXO, MCS, HEX, và/ hoặc file XES vào vùng RAM iii cửa sổ GXSLOAD sau nhấp vào nút Load Tuần tự bước đưa liệu vào nhớ sau: i FPGA mạch XS40 lập trình lại để tạo ... HEX XES download vào RAM thông qua cổng song song Dữ liệu file viết đè lên đòa trùng lấp iii Sau liệu download vào RAM, vài file bitstream có vệt sáng vùng FPGA/CPLD download vào FPGA mạch XS40...
- 10
- 298
- 1
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6 docx
Ngày tải lên :
05/07/2014, 16:20
... Trong Project Device Option chọn hình Sau chọn xong, nhấp OK Nhấp vào chột trái vào sau: Chọn file nguồn xuất cửa sổ Nhấp vào Generate Programming File để chạy chương trình chuyển đổi Chương ... quy đònh, ta download thiết kế sau vào linh kiện Quá trình biên dòch file EDF thành file BIT Start => Program => Xilinx ISE => Project Navigator => Enter Nhấp vào File => New project => enter Xuất ... XC4000XL Trong khung device, chọn 4005XLPC84 Nhấp kép vào biểu tượng sổ bên open file, xuất cửa Chọn file vhd cần dòch => open Nhấp kép vào biểu tượng cửa sổ: (working directory), xuất Chọn thư...
- 10
- 381
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7 pdf
Ngày tải lên :
05/07/2014, 16:20
... macrocells chân I/O +36 tín hiệu ngõ vào Macrocells Cấu trúc Macrocells +Họ linh kiện MAX7000 gồm có 32 đến 256 macrocells Mỗi macrocell chứa cổng AND với lối vào mở rộng cung cấp cho cổng OR lập ... I/O Element (IOE) Các IOE (I/O Element) chứa I/O pin Mỗi IOE gồm đệm chiều FlipFlop ngõ vào/ra chiều ghi vào/ra *Ứng dụng EAB tạo nhớ, vi xử lý, vi điều khiển, lọc số,… ... logic lớn Sharable Logic Expanders mở rộng thành phần tích Khối I/O +Các chân I/O cấu hình ngõ vào, ngõ ra, chiều Các chân I/O đệm trạng thái Chú ý: Max7000 lập trình 100 lần II FLEX10K FLEX10K...
- 7
- 392
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 ppsx
Ngày tải lên :
05/07/2014, 16:20
... Lối vào nguồn RAW nguồn DC Lối vào nguồn DC nhận đầu nối âm 2.5mm*5.55mm với mức điện từ đến 9V cường độ nhỏ 350mA Lối vào nguồn RAW gồm hai lỗ để nối với nguồn cố đònh Lỗ đánh dấu (+) lối vào ... linh kiện thuộc họ MAX7000 có mật độ cao, hoạt động mạnh, dựa vào yếu tố nhớ ROM xoá lập trình điện (EEPROM) Chip EPM7128S có socket lắp vào chip carrier J-lead 84 chân có 128 macrocell Mỗi macrocell ... động Mạch UP chứa dao động suốt có tần số 25.175 Mhz Lối dao động truyền lối vào xung toàn cục chip EPM7128S chân 83 lối vào xung toàn cục chip FLEX 10K chân 91 Header JTAG_IN Đầu cắm cáp tải ByteBlaster...
- 11
- 241
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 9 docx
Ngày tải lên :
05/07/2014, 16:20
... đỏ, xanh xanh dương tín hiệu khác tín hiệu đồng dọc đồng ngang Những tín hiệu cho phép hình ảnh ghi vào hình monitor Tín hiệu Chân nối D_sub Chân FLEX 10K Đỏ 236 Xanh 237 Xanh dương 238 GND 6,7,8,10,11...
- 9
- 343
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 10 ppt
Ngày tải lên :
05/07/2014, 16:20
... kết với linh kiện, “” hiển thò kế bên tên linh kiện Lặp lại từ bước iii đến bước v để thêm vào thông tin cho linh kiện JTAG chain Nhấp chọn Detect JTAG Chain Info phép cáp tải ByteBlaster ... nhiên, jumper BOARD phải thiết lập hình vẽ bên (Việc thiết lập jumper TDI, TDO, DEVICE phụ thuộc vào cấu hình sử dụng) Hình 11: Thiết lập jumper cho mạch cuối chain b Kết nối cáp tải ByteBlaster ... với linh kiện, “” hiển thò kế bên tên linh kiện vi Lặp lại từ bước iii đến bước v để thêm vào thông tin cho linh kiện JTAG chain vii Nhấp chọn Detect JTAG Chain Info phép cáp tải ByteBlaster...
- 9
- 234
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 11 ppt
Ngày tải lên :
05/07/2014, 16:20
... nhật cho toàn hình Các hàm bên tính toán thời gian yêu cầu cho monitor thực tất lệnh Monitor ghi vào hình cách gửi tín hiệu màu đỏ, xanh cây, xanh dương, tín hiệu đồng ngang đồng dọc hình vò trí ... phỏng, phân tích đònh thời tổng hợp mạch cho số thiết bò lập trình EPM7128C84, EPF10K20C240-4 I Khái quát phần mềm MAX+PLUS®II Phần mềm phát triển Max+Plus®II (Multiple Array Matrix Programmable ... ORCARD Chúng ta tích hợp file thiết kế có sẵn tạo chương trình phần mềm Altera’s A +PLUS, SAM + PLUSvà MAX + PLUS (DOS) thiết kế MAX+PLUS®II Bên cạnh đó, MAX+PLUS®II cho UNIX workstations cho phép...
- 7
- 322
- 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 12 docx
Ngày tải lên :
05/07/2014, 16:20
... trình biên dòch hoạt động, thực chuỗi chương trình con, chương trình thực chức khác tạo file khác Chú ý: Các dạng file chương trình: Flex Chain File (*.fcf): Chuỗi file kiểu kiến trúc FLEX ... chức đồ họa tinh vi, cho phép vào hai dạng thiết kế từ đơn giản đến phức tạp cách dễ dàng Một file Graphic Editor kết hợp chặt chẽ với thiết kế logic cách đưa symbol vào thiết kế phân cấp Có thể ... đưa symbol vào thiết kế phân cấp Có thể chọn từ thư viện, chứa đựng 300 megafunction, primitive Altera hỗ trợ, dùng symbol macrofunction người sử dụng mô tả file thiết kế khác Thêm vào đó, kết...
- 13
- 443
- 0