image edge detection on fpga

Thiết kế hệ nhúng nhận dạng người nói trên T-Engine SH7760

Thiết kế hệ nhúng nhận dạng người nói trên T-Engine SH7760

Ngày tải lên : 08/08/2015, 18:13
... = MinValue + Ratio * (MeanValue – MinValue) (Ratio ~ 0.3)  Phát tiếng nói (Voice activation detection) Dựa thông số tín hiệu:   Hàm lượng ngắn hạn if ((log10(SP) - log10(NP))>g_dblNoiseThreshold) ... Các đặc trưng sử dụng nay:    Dùng hệ số LPC (LPC- Linear Prediction Coding) Dùng hệ số LPL (Perceptional Linear Prediction) Dùng hệ số MFCC (Mel Frequency Cepstral Coefficients) 2.1.4 Trích ... Nhận dạng người nói có hai dạng:   Định danh người nói (speaker identification) Xác thực người nói (speaker verification) 2.1 2.2 2.1 Trích chọn đặc trưng     Tiền xử lí Phân khung Hàm cửa...
  • 27
  • 348
  • 0
Thiết kế hệ vi xử lý nhúng trên nền tảng công nghệ FPGA

Thiết kế hệ vi xử lý nhúng trên nền tảng công nghệ FPGA

Ngày tải lên : 22/04/2013, 20:59
... bật lên Trong FPGA, RAM có giá trị ban đầu nên hoạt động giống ROM Tất khối vào có số ghi điều khiển Dữ liệu nhận gửi tới thông qua liệu.( Bổ xung ghi điều khiển) b Thanh ghi truyền Trong thiết ... lệnh (IF: Intruction Fetch) Giải mã lệnh (ID: Intruction) Thi hành lệnh (EX: Excute) 29 Lưu kết trở lại RF (hoặc RAM) Mỗi giai đoạn thi hành chu kì xung nhịp clk Lệnh thi hành xong hoàn toàn lệnh ... giờ… Nhờ đặc điểm mạnh mẽ ứng dụng thực tiễn FPGA với vai trò giải toán Vi xử lý,chúng em chọn đề tài “Thiết kế hệ Vi Xử Lý nhúng chuyên tảng công nghệ FPGA Đề tài viết ngôn ngữ VHDL Chúng em xin...
  • 40
  • 1.5K
  • 51
Những vấn đề cơ bản về thiết kế hệ thống thoát nước

Những vấn đề cơ bản về thiết kế hệ thống thoát nước

Ngày tải lên : 23/09/2012, 15:28
... EYE ENVIRONMENT Tel: (08)5150181 Fax: (08)8114594 www.gree-vn.com - Xây dựng đường ống góp chính, trạm bơm ohần mạng lưới thoát nước thải sinh hoạt cho khu đông dân khu công cộng, song song người ... tiêu chuẩn thải nước quy đònh sau: - Nước thải sinh hoạt + Trong phân xưởng nguội : 25 L/ng.ca; + Trong phân xưởng nóng : 45 L/ng.ca; + Trong ngành sản xuất sinh bụi, ngành yêu cầu vệ sinh ca, công ... TRƯỜNG TẦM NHÌN XANH Tel: (08)5150181 Fax: (08)8114594 www.gree-vn.com GREE GREEN EYE ENVIRONMENT Trong đó: + Qntb : lưu ượng nước thải trung bình ngày khu vực (m3/ngđ) + ΣQncc: lưu lượng nước...
  • 19
  • 3.3K
  • 6
Những vấn đề cần quan tâm khi thiết kế hệ thống lạnh

Những vấn đề cần quan tâm khi thiết kế hệ thống lạnh

Ngày tải lên : 24/10/2012, 14:13
... mỏy lnh - M van x - Cho mỏy hot ng tr li v t t m van hỳt - Sau ó m hon ton m khụng cú hin tng gỡ thỡ coi nh ó x lý xong Trong trng hp ny cng cú th hỳt dch cacte mỏy nộn ngp lng bng mỏy nộn nh ... lờn cỏc cm van, van an ton, cỏc tay van, ng mụi cht - i vi ng ng frờụn phi chỳ ý hi du, ng hỳt t nghiờng - Cỏc ng ng trng hp cú th nờn lp t trờn cựng mt cao , b trớ song song vi cỏc tng, khụng ... 55 12B 12-4B 44 50 66 75 Trng hp gii nhit cỏc mỏy b trớ song song cn phi lp u vo cỏc mỏy van chn iu chnh lng nc thớch hp cho cỏc mỏy Trong trng hp hnh t ng, cú th lp van in t t ng cp nc gii nhit...
  • 40
  • 1.1K
  • 3
Thiết kế hệ thống xử lý ảnh số trên nền FPGA

Thiết kế hệ thống xử lý ảnh số trên nền FPGA

Ngày tải lên : 24/04/2013, 15:55
... 2.1 : Kiến trúc chung FPGA Mỗi nhà sản xuất FPGA có riêng cấu trúc FPGA, nhìn chung cấu trúc thể giống hình bên Cấu trúc FPGA bao gồm có configuration logic blocks (CLBs), configurable I/O blocks ... yêu cầu lượng lớn xử lý song song, đặc biết mã hóa giải mã FPGA sử dụng ứng dụng cần thực thi thuật toán FFT, nhân chập (convolution), thay cho vi xử lý Hiện công nghệ FPGA sản xuất hỗ trợ phần ... chập (convolution) : nhân chập thuật toán xử lý ảnh, mà phép toán thông dụng thuật toán xử lý ảnh sử dụng toán 19 www.ngohaibac.net tử cửa sổ Nhân chập sử dụng toán dò biên (edge detection) lọc...
  • 84
  • 1.2K
  • 14
NHỮNG CƠ SỞ TÍNH TOÁN KIỂM TRA  THIẾT KẾ HỆ THỐNG CHIẾU SÁNG

NHỮNG CƠ SỞ TÍNH TOÁN KIỂM TRA THIẾT KẾ HỆ THỐNG CHIẾU SÁNG

Ngày tải lên : 02/10/2013, 18:20
... mặt nhận xạ ánh sáng Nguồn sáng xa độ rọi thấp Ký hiệu: E Đơn vi: Lx(Lux) 1.1.3 Tiện nghi nhìn Trong trình hoạt động, người nhận biết vật, tượng xảy xung quanh chủ yếu nhờ vào quan thị giác Mắt ... sáng Sự sai khác đánh giá giá trị độ tương phản độ chói K Độ tương phản (K) K = |Lv - Ln.| Ln Trong đó” Lv: Độ chói vật Ln: Độ chói đặt vật càn phân biệt ∆L=Lv-Ln: Sự sai khác độ chói giá trị ... giá hiên tượng chói lóa làm khả nhìn thấy, người ta dùng đại lượng độ chói lóa mờ β β= K E θ2 Trong đó: E: Độ rọi nguồn gây lóa θ: Góc cách ly nguồn gây lóa hướng nhìn từ mắt đến vật K: Hệ số...
  • 14
  • 1.1K
  • 0
Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc Thư SVTH: Lê Trương Huỳnh Anh.Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc ThưCHƯƠNG I. PHẦN MỞ ĐẦU I.1. ĐẶT VẤN ĐỀ Ngành công nghiệp mía đường là một trong những ngành c pot

Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc Thư SVTH: Lê Trương Huỳnh Anh.Thiết kế hệ thống xử lý nước thải mía đườngGVHD:ThS. Lê Ngọc ThưCHƯƠNG I. PHẦN MỞ ĐẦU I.1. ĐẶT VẤN ĐỀ Ngành công nghiệp mía đường là một trong những ngành c pot

Ngày tải lên : 24/03/2014, 23:20
... anion cation(chất màu axit hữu cơ, muối kim loại tạo thành) việc xả rửa liên tục cột tẩy màu resin chất khơng đường dạng hữu cơ(các axit hữu cơ), dạng vơ cơ(Na2O, SiO2, P2O5, Ca, Mg K2O) Trong ... trình đơn vị: III.3.1.Song chắn rác Để tách bã mía nước thải người ta dùng song chắn rác Hiệu suất q trình tách chất rắn phương pháp phụ thuộc vào yếu tố sau: Đặc tính học song, lưới: kích thước ... alcohol, dấm, axeton, axit citric,…và từ mật mía Lượng nước thải cơng nghiệp sản xuất đường thơ lớn bao gồm nước rửa mía tụ hơi, nước rửs than, nước xả đáy lò hơi, nước rửa cột trao đổi ion, nước làm...
  • 43
  • 622
  • 2
Thiết kế hệ thống điều khiển tự động cho dây chuyền đảm bảo chất lượng sản phẩm đạt được những yêu cầu đặt ra

Thiết kế hệ thống điều khiển tự động cho dây chuyền đảm bảo chất lượng sản phẩm đạt được những yêu cầu đặt ra

Ngày tải lên : 18/04/2014, 09:00
... tớnh nng thi gian thc cho h thng S h thng nhn dng: Đối tượng Thực u(t) Nơron Network yp + ym ep - Chỉnh định Trong ú b Nron Network c chn cú cu trỳc l mng Adaline mng cú kh nng nhn dng v bỏm theo ... model Control) Mc ớch ca phng phỏp l thit k b iu khin cho i tng thc lm vic nh mt i tng mu mong mun cho trc Phng phỏp ny cng cú nhc im l ch thc hin c i tng thc cú bc ca t s = bc ca mu s Trong trng ... tớn hiu l y(t) c gi l quan sỏt c hon ton ti thi im t0 nu vi mi T>t0 im trng thỏi x0=x0(t) luụn xỏc nh c mt cỏch chớnh xỏc t vộc t cỏc tớn hiu vo u(t), y(t) khong thi gian [t T] xột tớnh quan...
  • 78
  • 879
  • 0
thiết kế hệ thống ip camera hỗ trợ chuẩn mjpeg trên nền fpga ứng dụng trong giám sát và điều khiển từ xa

thiết kế hệ thống ip camera hỗ trợ chuẩn mjpeg trên nền fpga ứng dụng trong giám sát và điều khiển từ xa

Ngày tải lên : 21/04/2014, 08:22
... specialized software Additionally, a external board which has ability to mesure environment parameters by sensors and control devices such as fan, air conditioning, fire alarm,… is connected to the IP ... Digital Converter API Application Programming Interface ARP Address Resolution Protocol ASIC Application Specic Integrated Circuit ASMBL Advanced Silicon Modular Block ASSP Application Specific ... Memory Bus (BRAM only) DOPB Data interface, On- chip Peripheral Bus DPLB Data interface, Processor LocalBus DRFSL FSL slave direct connection interfaces DWFSL FSL master direct connection interfaces...
  • 125
  • 553
  • 2
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) pptx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII) pptx

Ngày tải lên : 27/06/2014, 01:21
... cổng song song Các chân trạng thái cổng song song nối đến chân P1 P3 vi điều khiển Hoặc vi điều khiển FPGA kích chân trạng thái Máy tính đọc chân trạng thái để tìm nạp liệu từ mạch XS40 FPGA truy ... XSTOOLS) Sau cửa sổ: Bước chọn cổng song song mà mạch XS40/XSP kết nối từ danh sách pulldown Port GXSSETCLK bắt đầu với cổng song song LPT1 mặc đònh, ta chọn cổng song song LPT2 LPT3 tuỳ theo cấu hình ... xuất cửa sổ hình: Chọn cổng song song mà mạch XS40 kết nối đến từ danh sách pulldown Port Thông thường GXSLOAD mặc đònh với cổng song song LPT1 ta chọn cổng song song LPT2 LPT3 tuỳ theo cấu hình...
  • 231
  • 611
  • 3
báo cáo thiết kế hệ thống nhúng  tìm hiểu arm lpc2378

báo cáo thiết kế hệ thống nhúng tìm hiểu arm lpc2378

Ngày tải lên : 27/06/2014, 09:28
... tiếp Nó tích hợp giao tiếp 10/100 Ethernet Media Access Controller (MAC), giao tiếp USB full speed với kB nhớ RAM, bốn cổng UART, kênh CAN(Controller Area Network), giao diện SPI, hai cổng đồng ... MAC (Media Access Controller) thiết kế để cung cấp tối ưu hóa hiệu suất thông qua việc sử dụng DMA làm tăng tốc phần cứng Tính bao gồm điều khiển rộng rãi sổ đăng ký, nửa toàn song hoạt động, kiểm ... (Serial Peripheral Interface) SPI giao diện song công nối tiếp Nó xử lý nhiều master slave kết nối với Bus cho Chỉ có master slave truyền liệu thời điểm định Trong thời gian chuyển liệu master luôn...
  • 23
  • 619
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25 doc

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 25 doc

Ngày tải lên : 05/07/2014, 16:20
... mouse_data=>mouse_data,mouse_clk=>mouse_clk, left_button=>left_button, right_button=>right_button, mouse_cursor_row=>mouse_cursor_row, mouse_cursor_column=>mouse_cursor_column ); Size
  • 9
  • 354
  • 2
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1 potx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 1 potx

Ngày tải lên : 05/07/2014, 16:20
... Một số FPGA cung cấp nhiều kết nối đơn giản logic block, số khác cung cấp kết nối nên routing phức tạp II Các loại FPGA thò trường Phần giới thiệu số họ FPGA hãng, giới thiệu kiến trúc FPGA hãng ... XS40_005XL gồm có:  XC4005XL FPGA  Vi điều khiển 8031  SRAM 32K Byte  Bộ dao động lập trình 100MHz  Cổng song song  Cổng chuột, bàn phím loại PS/2  Cổng monitor VGA  Led đoạn  84 chân ... loại XC4000XL FPGA) Loại mạch XS40 Chân GND 52 Chân +5V Chân +3.3V XS40-005E ; 54 None V1.4 XS40-005XL 52 54 V1.4 XS40-010E 52 ; 54 None V1.4 XS40-010XL 52 54 V1.4 XS40-010 52 ; 54 None V1.4 Bảng...
  • 7
  • 495
  • 5
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 2 docx

Ngày tải lên : 05/07/2014, 16:20
... cổng song song Các chân trạng thái cổng song song nối đến chân P1 P3 vi điều khiển Hoặc vi điều khiển FPGA kích chân trạng thái Máy tính đọc chân trạng thái để tìm nạp liệu từ mạch XS40 FPGA truy ... muốn kích chân đặc biệt từ mạch bên chân I/O FPGA nối với phải trạng thái Một LED đoạn nối trực tiếp đến FPGA (Các chân FPGA truyền đến monitor VGA) FPGA lập trình để vi điều khiển điều khiển LED ... Tháo bỏ shunt mạch XS40 XSP (mặc download từ cổng song song đònh) máy tính J11 On (mặc đònh) Off Đặt shunt mạch XS40 XSP download từ cổng song song máy tính Tháo bỏ shunt mạch XS40 XSP đònh dạng...
  • 6
  • 438
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3 ppsx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 3 ppsx

Ngày tải lên : 05/07/2014, 16:20
... hiệu kiểm tra đến mạch XS40 thông qua cổng song song máy tính Ta nhận thấy tác động trở lại hệ thống đến tín hiệu từ cổng song song cách lập trình cho FPGA vi điều khiển để trạng thái lối thông ... GXSLOAD lưu trữ nội dung file HEX vào SRAM mạch XS40 Sau đó, đònh dạng lại FPGA cách nạp file bitstream vào FPGA Khi mạch XS40 nạp phần cứng phần mềm, ta phải kiểm tra xem thật hoạt động ... lệnh “printf” ngôn ngữ lập trình C) Hình 5: Lưu đồ thiết kế FPGA vi điều khiển MẠCH XSTEND I Đặc điểm tính Mạch XS40 đưa mẫu thiết kế FPGA CPLD Tuy nhiên, kích thước vật lý chúng nhỏ làm giới hạn...
  • 8
  • 338
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4 pps

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 4 pps

Ngày tải lên : 05/07/2014, 16:20
... DIPSW LOC=P69; # #PUSHBUTTON SWITCH CONNECTIONS (ACTIVELOW) NET SPAREB LOC=P67; NET RESETB LOC=P37; Giao diện (interface) VGA Mạch XSTEND cung cấp mạch XS với giao diện monitor VGA thông qua nối ... NET CCLK CLOCK NET CDIN INPUT TO CODEC NET CSB CHIP SELECT LOC=44; #CONTROL SIGNAL LOC=P45;#SERIAL CONTROL LOC=P48;#SERIAL CONTROL Các tín hiệu analog lối vào lối stereo vào khỏi mạch XSTEND thông ... jumper cho codec XSTEND Listing 6: Sự kết nối stereo codec mạch XSTEND mạch XS40 # STEREO CODEC CONNECTIONS NET MCLK LOC=P9; #MASTER CLOCK TO CODEC NET LRCK LOC=P66;#LEFT/RIGHT CODEC CHANNEL CODEC...
  • 7
  • 349
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5 doc

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 5 doc

Ngày tải lên : 05/07/2014, 16:20
... XSTOOLS) Sau cửa sổ: Bước chọn cổng song song mà mạch XS40/XSP kết nối từ danh sách pulldown Port GXSSETCLK bắt đầu với cổng song song LPT1 mặc đònh, ta chọn cổng song song LPT2 LPT3 tuỳ theo cấu hình ... xuất cửa sổ hình: Chọn cổng song song mà mạch XS40 kết nối đến từ danh sách pulldown Port Thông thường GXSLOAD mặc đònh với cổng song song LPT1 ta chọn cổng song song LPT2 LPT3 tuỳ theo cấu hình ... loại mạch cổng song song, ta tải file BIT đến FPGA mạch XS40 cách kéo chúng đến vùng FPGA/ CPLD GXSLOAD cửa sổ bên dưới: Mỗi lần rê nút chuột trái thả file, file có vệt sáng xuất vùng FPGA/ CPLD nút...
  • 10
  • 298
  • 1
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6 docx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 6 docx

Ngày tải lên : 05/07/2014, 16:20
... Start -> programs -> FPGA Advantage 5.3 -> Synthesis -> LeonardoSpectrum-> enter Xuất cửa sổ Exemplar logic: Trong khung technology, chọn FPGA/ CPLD = > Xilinx => XC4000XL Trong khung device, chọn ... Xuất cửa sổ: Trong Project Name, gõ tên thư mục cần chứa file bit chương trình tự động tạo thư mục theo đường dẫn Project Location Trong Project Device Option chọn hình Sau chọn xong, nhấp OK ... Generate Programming File để chạy chương trình chuyển đổi Chương trình hoàn tất thấy dòng thông báo Done: completed successfully Khi file edf dòch thành file bit Vì chương trình biên dòch gán chân...
  • 10
  • 381
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7 pdf

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 7 pdf

Ngày tải lên : 05/07/2014, 16:20
... Cấu trúc MAX7000 gồm:  Logic Array Blocks (LABs)  Macrocells  Programmable Interconnect Array (PIA)  I/O control blocks  Expander product terms 1.Logic Array Block(LAB) +Một LAB bao gồm 16 ... nối Hình: Phần tử logic (LE: Logic Element) FLEX10K Hình: Cấu tạo bảng dò tìm (LUT) +Các Interconnection theo hàng cột, nối LAB với I/O Element (IOE) Các IOE (I/O Element) chứa I/O pin Mỗi IOE gồm ... LAB bao gồm 16 Macrocells +Các LAB nối với qua đường kết nối chung lập trình (Programmable Interconnect Array: PIA), đường nối macrocells chân I/O +36 tín hiệu ngõ vào Macrocells Cấu trúc Macrocells...
  • 7
  • 392
  • 0
Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 ppsx

Thiết kế hệ thống xử lý ảnh video trên FPGA (CycloneII), chương 8 ppsx

Ngày tải lên : 05/07/2014, 16:20
... DSP Cáp tải cổng song song ByteBlaster II Các thiết kế tải nhanh chóng dễ dàng vào mạch UP2 cách sử dụng cáp tải ByteBlaster II Cáp ByteBlaster II giao diện phần cứng cổng song song chuẩn Cáp gửi ... JTAG_IN ByteBlaster II hoạt động chế độ JTAG (Joint Test Action Group) Chân Tín hiệu JTAG TCK GND TDO VCC TMS No connect No connect No connect TDI 10 GND Bảng 1: Chân header JTAG_IN 10 chân Các ... không thiết lập để nối nhiều mạch với Trong suốt trình cấu hình, led xanh CONF_D tắt led xanh TCK điều chỉnh biết liệu chuyển Sau thiết bò cấu hình xong led CONF_D sáng Chip EPM7128S Mạch UP2 cung...
  • 11
  • 241
  • 0