LHB kientrucmaytinh ch4 b2

TS Lê Hữu Bình lhbinh@husc.edu.vn; lhbinh@hueic.edu.vn Huế, 9/2021 KIẾN TRÚC MÁY TÍNH KIẾN TRÚC MÁY TÍNH Tài liệu tham khảo David A Patterson, John L Hennessy Computer Organization and Design, Revised 4th edition, 2012 William Stallings, Computer Organization and Architecture, 9th edition, 2013 Nguyễn Kim Khánh, Bài giảng kiến trúc máy tính, Viện Cơng nghệ Thông tin Truyền thông, Trường Đại học Bách khoa Hà Nội, Version: CA-2017 Chương Bộ nhớ 4.1 Tổng quan ❖ Các đặc trưng nhớ: ➢ Tồn hệ thống máy tính ➢ Chứa chương trình thực liệu có liên quan ➢ Gồm ngăn nhớ đánh địa trực tiếp CPU ➢ Dung lượng nhớ nhỏ khơng gian mà CPU quản lý ➢ Việc quản lý logic nhớ phụ thuộc vào hệ điều hành Chương Bộ nhớ 4.1 Tổng quan ❖ Các đặc trưng nhớ: ➢ Vị trí: ✓ Bên CPU: Tập ghi ✓ Bộ nhớ trong: Bộ nhớ nhớ đệm (cache) ✓ Bộ nhớ ngoài: Các thiết bị lưu trữ ➢ Dung lượng: ✓ Độ dài từ nhớ (tính bit) ✓ Số lượng từ nhớ Chương Bộ nhớ 4.1 Tổng quan ❖ Các đặc trưng nhớ: ➢ Đơn vị truyền ✓ Từ nhớ ✓ Khối nhớ ➢ Phương pháp truy nhập ✓ Truy nhập (băng từ) ✓ Truy nhập trực tiếp (các loại đĩa) ✓ Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) ✓ Truy nhập liên kết (cache) Chương Bộ nhớ 4.1 Tổng quan ❖ Các đặc trưng nhớ ➢ Hiệu (performance): ✓ Thời gian truy nhập ✓ Chu kỳ nhớ ✓ Tốc độ truyền ➢ Kiểu vật lý ✓ Bộ nhớ bán dẫn ✓ Bộ nhớ từ ✓ Bộ nhớ quang Chương Bộ nhớ 4.2 Tổng quan ❖ Phân cấp nhớ Chương Bộ nhớ 4.2 Đơn vị nhớ, địa nhớ, trật tự ô nhớ ❖ Đơn vị nhớ: ➢ Bộ nhớ chia thành ô nhớ, ô nhớ gán địa để xử lý định vị cần truy nhập ➢ Kích thước nhớ tùy thuộc vào thiết kế máy tính ✓ Với máy tính IBM PC: Mỗi nhớ có kích thước byte, từ nhớ (word) có kích thước bytes, từ kép (double word) có kích thước bytes ✓ Với máy tính kiến trúc RISC: Mỗi từ có kích thước bytes Chương Bộ nhớ 4.2 Đơn vị nhớ, địa nhớ, trật tự nhớ ❖ Địa hóa nhớ: ➢ Mỗi ô nhớ gán địa để xử lý định vị cần truy nhập ➢ Nếu nhớ có n nhớ, chúng đánh địa từ đến n - 1, địa biểu diễn số nhị phân 10 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết toàn phần ➢ Một Block nhớ nhập line Cache ➢ Địa CPU phát chia thành địa tag word ✓ Địa Tag xác định khối nhớ nằm Cache ✓ Mỗi giá trị Tag Line khác 42 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tồn phần 43 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết toàn phần ➢ Mỗi Tag Line chứa T bit ➢ Khi Block từ nhớ nạp vào Line cache Tag cập nhật giá trị T bit địa bên trái Block ➢ Khi CPU muốn truy nhập từ nhớ phát địa N bit cụ thể ✓ So sánh T bit bên trái địa vừa phát với nội dung Tag cache: • Nếu gặp giá trị nhau: cache hit xảy Line • Nếu khơng có giá trị bằng: cache miss ➢ Ưu điểm: Xác suất cache hit cao ➢ Nhược điểm: ➢ ✓ So sánh đồng thời với tất Tag -> nhiều thời gian ✓ Bộ so sánh phức tạp Ít sử dụng 44 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tồn phần 45 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tập hợp 46 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tập hợp 47 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tập hợp 48 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ánh xạ liên kết tập hợp 49 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ví dụ 4.5.2: ➢ Giả sử máy tính đánh địa cho byte ➢ Khơng gian địa nhớ = 4GiB ➢ Dung lượng nhớ cache 256KiB ➢ Kích thước Line (Block) = 32byte ➢ Xác định số bit trường địa cho ba trường hợp tổ chức: ✓ Ánh xạ trực tiếp ✓ Ánh xạ liên kết toàn phần ✓ Ánh xạ liên kết tập hợp đường 50 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ví dụ 4.5.3: ➢ Xét ví dụ 4.5.2, Xét trường hợp CPU muốn truy cập từ nhớ có địa 003D02AFh ✓ Trong trường hợp ánh xạ trực tiếp, địa ánh xạ vào line cache ✓ Trong trường hợp ánh xạ liên kết tập hợp 4-line, địa ánh xạ vào set cache 51 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Ví dụ 4.5.4: ➢ Giả thiết máy tính có 128KB cache tổ chức theo kiểu ánh xạ liên kết tập hợp 4-line Cache có tất 1024 Set, từ S0 đến S1023 Địa nhớ 32-bit đánh địa cho byte ✓ Tính số bit cho trường địa truy nhập cache ? ✓ Xác định byte nhớ có địa 003D02AFh ánh xạ vào Set cache ? 52 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Thay block cache ➢ Với ánh xạ trực tiếp: ✓ Không phải lựa chọn ✓ Mỗi Block ánh xạ vào Line xác định ✓ Thay Block Line 53 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache) ❖ Thay block cache ➢ Với ánh xạ liên kết: cần có thuật giải thay thế: ✓ Random: Thay ngẫu nhiên ✓ FIFO (First In First Out): Thay Block nằm lâu Set ✓ LFU (Least Frequently Used): Thay Block Set có số lần truy nhập khoảng thời gian ✓ LRU (Least Recently Used): Thay Block Set tương ứng có thời gian lâu không tham chiếu tới ✓ Tối ưu nhất: LRU 54 Chương Bộ nhớ 4.5 Bộ nhớ ảo (Virtual Memory) ❖ Khái niệm nhớ ảo: gồm nhớ nhớ ngồi mà CPU coi nhớ (bộ nhớ chính) ❖ Các kỹ thuật thực nhớ ảo: ➢ Kỹ thuật phân trang: Chia không gian địa nhớ thành trang nhớ có kích thước nằm liền kề Thơng dụng: kích thước trang = 4KiB ➢ Kỹ thuật phân đoạn: Chia không gian nhớ thành đoạn nhớ có kích thước thay đổi, đoạn nhớ gối lên 55 Chương Bộ nhớ 4.5 Bộ nhớ ảo (Virtual Memory) ❖ Phân trang ➢ Phân chia nhớ thành phần có kích thước gọi khung trang ➢ Chia chương trình (tiến trình) thành trang ➢ Cấp phát số hiệu khung trang yêu cầu cho tiến trình ➢ OS trì danh sách khung trang nhớ trống ➢ Tiến trình khơng u cầu khung trang liên tiếp ➢ Sử dụng bảng trang để quản lý 56 ... tập hợp (Set associative mapping) 36 Chương Bộ nhớ 4.5 Bộ nhớ đệm (cache): Ánh xạ trực tiếp B0 B1 B2 B3 B4 B5 B6 B7 Bn-4 Bn-3 Bn-2 Bn-1 word word word word word word word word word word word word