BÀI TẬP SỐ 3 Đề bài Thiết kế bộ đếm 4 bit Q Q Q Q 3 2 1 0 theo trình tự đếm theo cách biểu diễn thập phân như sau: 1,6,2,8,15,0,3,1.. bằng các cách thức sau đây 1) Sử dụng bộ đếm có cấu trúc nối tiếp với số Flip Flop bằng 4 kết hợp với mạch mã hóa (dùng JK-FF, Clk theo sườn dương, các chân Pr, Clr tích cực thấp, đấu nối theo phương thức Q ClK n n 1 ). Vẽ giản đồ xung của Q Q Q Q 3 2 1 0 ? 2) Sử dụng bộ đếm có cấu trúc nối tiếp với số Flip Flop nhỏ nhất kết hợp với mạch mã hóa ( dùng T-FF, Clk theo sườn dươn g, các chân Pr, Clr tích cực cao, đấu nối theo phương thức Q ClK n n 1 ) 3) Sử dụng bộ đếm song song với số Flip Flop bằng 4 (dùng RS FF). Vẽ giản đồ xung của Q Q Q Q 3 2 1 0 ? 4) Sử dụng kết hợp bộ đếm song song (với số Flip Flop nhỏ nhất) và mạch mã hóa (dùng D FF) 5) Sử dụng các IC chuyên dụng: 01 IC 74190, 04 IC 74154 và các cổng logic cơ bản 6) Mô phỏng và chứng minh hoạt động của bộ đếm theo một trong các phương pháp trên bằng phần mềm (Proteus hoặc Multisim)
TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ BỘ MÔN KỸ THUẬT ĐIỆN TỬ BÀI TẬP NỘP SỐ KỸ THUẬT ĐIỆN TỬ SỐ Sinh viên: Chu Văn Cường Lớp: H2 Giáo viên giảng dạy: TS Nguyễn Phương Huy Thái Nguyên – 2019 NHẬN XÉT CỦA GIÁO VIÊN Thái Nguyên, ngày…tháng…năm 2019 GIÁO VIÊN (Ký ghi rõ họ tên) CHƯƠNG BÀI TẬP SỐ Đề Thiết kế đếm bit Q3Q2Q1Q0 theo trình tự đếm theo cách biểu diễn thập phân sau: 1,6, 2,8,15,0,3,1 cách thức sau 1) Sử dụng đếm có cấu trúc nối tiếp với số Flip Flop kết hợp với mạch mã hóa (dùng JK-FF, Clk theo sườn dương, chân Pr, Clr tích cực thấp, đấu nối theo phương thức Qn ClK n1 ) Vẽ giản đồ xung Q3Q2Q1Q0 ? 2) Sử dụng đếm có cấu trúc nối tiếp với số Flip Flop nhỏ kết hợp với mạch mã hóa ( dùng T-FF, Clk theo sườn dươn g, chân Pr, Clr tích cực cao, đấu nối theo phương thức Qn ClK n1 ) 3) Sử dụng đếm song song với số Flip Flop (dùng RS FF) Vẽ giản đồ xung Q3Q2Q1Q0 ? 4) Sử dụng kết hợp đếm song song (với số Flip Flop nhỏ nhất) mạch mã hóa (dùng D FF) 5) Sử dụng IC chuyên dụng: 01 IC 74190, 04 IC 74154 cổng logic 6) Mô chứng minh hoạt động đếm theo phương pháp phần mềm (Proteus Multisim) Bài làm 1) Sử dụng đếm có cấu trúc nối tiếp với số Flip Flop kết hợp với mạch mã hóa (dùng JK-FF, Clk theo sườn dương, chân Pr, Clr tích cực thấp, đấu nối theo phương thức Qn ClK n1 ) Vẽ giản đồ xung Q3Q2Q1Q0 ? Từ trình tự đếm theo cách biểu diễn thập phân 1,6, 2,8,15,0,3,1 ta thấy: - Thứ tự đếm không liên tục - Số trạng thái đếm Do đó, để thiết kế đếm theo yêu cầu ta cần thực qua hai bước sau: Bước 1: Xây dựng đếm có cấu trúc nối tiếp dùng JK-FF Để JK FF sử dụng với vai trò đếm đếm nối tiếp Ta phải chuyển cấu trúc JK-FF dạng tương đương với T-FF Hình Hình 3.1 Cách mắc JK đếm nối tiếp Do FF có Clk theo sườn dương, đấu nối theo phương thức Qn ClK n1 nên đếm lùi Giả sử trạng thái đầu đếm X X X X có trình tự đếm theo cách biểu diễn thập phân 0,1, 2,3, 4,5,6,0 Như vậy, đếm có modul 7, giả định trạng thái đầu đếm X X X X 0000 , trạng thái cuối X X X X 1010 , trạng thái không mong muốn cần phải chuyển trạng thái đầu X X X X 1001 Gọi Z hàm xác định trạng thái không mông muốn để tác động vào chân Pr Clr (Do chân tích cực mức thấp nên ta chọn Z=0 trạng thái đếm X X X X 1001 với trạng thái khác dãy đếm, trạng thái lại X ) Bảng trạng thái Z mô tả sau: STT X3 X2 X1 X0 Z 0 0 1 0 x 0 x 0 1 x 0 x 1 x 1 x 1 x 0 x 0 10 1 11 1 1 12 1 0 13 1 1 14 1 1 15 1 1 Tối giản Z theo phương pháp Karnaugh ta có: X3X2/X1X0 00 01 11 10 00 x x x 01 x x x x 11 1 1 10 x 1 Z X X X1 X X X1 Từ kết trên, ta thu cấu trúc đếm lùi modul Hình Giản đồ xung đầu đếm lùi modul thể Hình 3 X1 X0 X2 2.5V 2.5V X3 2.5V 2.5V DCD_HEX V V V V V 5V 10 10 ~2PR 11 13 12 2J 2Q 2CLK 2K ~2Q ~2CLR 14 74LS112N 10 ~2PR 11 13 12 2J 2Q ~2PR 11 13 2CLK 2K ~2Q 12 ~2CLR 14 10 2J 2Q ~2PR 2K ~2Q ~2CLR 74LS112N 11 13 2CLK 14 12 2J 2Q ~2Q 2CLK 2K ~2CLR 74LS112N 14 74LS112N F C Q T 74HC10D_6V Hình 3.2.Sơ đồ cấu trúc đếm lùi modul Hình 3.3 Giản đồ xung đầu đếm lùi modul Bước 2: Xây dựng mạch mã hóa Mục đích mạch chuyển đổi trạng thái đếm lùi từ 15, 14, 13, 12, 11, 10, 0, 15…về theo thứ tự đếm 2,6,1,8, 4,9,3, đề yêu cầu Theo trình tự thiết kế tốn logic tổ hợp ta có Xác định đầu vào giải mã Bốn đầu vào giải mã X X X X , bốn đầu Q3Q2Q1Q0 Xây dựng bảng chân lý STT X3 X2 X1 X0 Q3 Q2 Q1 Q0 0 0 0 1 0 x x x x 0 x x x x 0 1 x x x x 0 x x x x 1 x x x x 1 x x x x 1 x x x x 0 x x x x 0 x x x x 10 1 0 1 11 1 1 0 12 1 0 0 13 1 1 0 14 1 0 0 15 1 1 1 Tối giản theo phương pháp Karnaugh Sử dụng phần mềm logisim ta có kết tối giản trạng thái Q3Q2Q1Q0 Hình Vẽ sơ đồ nguyên lý mạch Cũng logisim ta xác định sơ đồ nguyên lý mạch mã hóa Hình Sơ đồ tổng thể đếm nối tiếp cần thiết kế Hình 6, giản đồ xung đầu Q3Q2Q1Q0 Hình Hình 3.4 Kết tối giản đầu mạch mã hóa theo phương pháp Karnaugh Hình 3.5 Sơ đồ nguyên lý mạch mã hóa X0 X2 X1 2.5V X3 2.5V 2.5V DCD_HEX 2.5V Q0 Q1 Q2 V V Q3 V 5V V 10 10 ~2PR 11 13 12 2J 2Q ~2Q 13 12 ~2CLR 14 10 ~2PR 11 2CLK 2K V 74LS112N 2J 2Q ~2Q 11 13 2CLK 2K ~2CLR 14 10 ~2PR 12 2J 2Q ~2Q 11 13 2CLK 2K 12 ~2CLR 74LS112N 14 ~2PR 2J 2Q ~2Q 2CLK 2K ~2CLR 74LS112N 14 74LS112N F T Q C 74HC10D_6V Hình 3.6.Sơ đồ cấu trúc đếm nối tiếp cần thiết kế Hình 3.7 Giản đồ xung đầu Q3Q2Q1Q0 Hình 3.13.Sơ đồ cấu trúc đếm nối tiếp cần thiết kế Hình 3.14 Giản đồ xung đầu Q3Q2Q1Q0 3) Sử dụng đếm song song với số Flip Flop (dùng RS FF) Vẽ giản đồ xung Q3Q2Q1Q0 ? Để thực toán này, ta tiến hành bước thiết kế đếm song song sau: Bước 1: Từ phát biểu toán xác định số FF sử dụng dãy đếm Thứ tự đếm Q3Q2Q1Q0 0010,0110, 0001,1000,0100,1001,0011,0010 , số FF cần dùng theo đề yêu cầu Bước 2: Lập bảng chuyển trạng thái rõ mối quan hệ trạng thái Qi ' trạng thái Qi (dựa vào dãy đếm) Do thứ tự đếm theo thập phân 2,6,1,8, 4,9,3, , Bảng chuyển trạng thái sau: STT Q3 Q2 Q1 Q0 Q3' Q2' Q1' Q0' 0 0 x x x x 0 1 0 0 0 1 0 1 0 0 0 1 x x x x 14 1 0 0 1 x x x x 0 0 0 0 0 1 10 1 x x x x 11 1 x x x x 12 1 0 x x x x 13 1 x x x x 14 1 x x x x 15 1 1 x x x x ' Bước 3: Tìm giá trị ngõ vào FF cần phải có từ giá trị Qi Qi FF (dựa vào bảng đầu vào kích FF) Từ bảng đầu vào kích RS-FF là: STT Q Q' R S 0 x 1 1 1 x ' Ta có bảng giá trị ngõ vào FF cần phải có từ giá trị Qi Qi FF sau: ST T Q3 Q2 Q1 Q0 Q3' Q2' Q1' Q0' R3 S3 R2 S2 R1 S1 R0 S0 0 0 x x x x x x x x x x x x 0 1 0 0 x x 15 0 0 1 x 0 x x 0 1 0 x x 0 x 0 0 1 x 0 1 x x x x x x x x x x x x 1 0 0 x 1 0 1 x x x x x x x x x x x x 0 0 0 0 x x 0 0 1 x 0 x 10 1 x x x x x x x x x x x x 11 1 x x x x x x x x x x x x 12 1 0 x x x x x x x x x x x x 13 1 x x x x x x x x x x x x 14 1 x x x x x x x x x x x x 15 1 1 x x x x x x x x x x x x Bước 4: Tìm biểu thức rút gọn ngõ vào FF phụ thuộc vào biến trạng thái Thực tối giản phầm mềm Logisim ta có kết Hình 15 Sơ đồ logic đấu nối ngõ vào FF theo trạng thái đếm cho Hình 16 Bước 5: Thực sơ đồ logic Sơ đồ cấu trúc đếm thể Hình 17 Giản đồ trạng thái đếm theo thời gian biểu diễn Hình 18 16 Hình 3.15 Kết tối giản ngõ vào FF theo phương pháp Karnaugh 17 Hình 3.16 Sơ đồ logic đấu nối ngõ vào FF theo trạng thái đếm Q3 Q2 C Q T F Q0 Q1 XLA1 V FF3 V 5V FF2 SET S Q CLK S ~Q RESET Q R FF0 SET S CLK R XFG1 FF1 SET SET Q CLK ~Q R RESET S Q CLK ~Q RESET R ~Q RESET Hình 3.17 Sơ đồ cấu trúc đếm Hình 3.18 Giản đồ xung đầu Q3Q2Q1Q0 4) Sử dụng kết hợp đếm song song (với số Flip Flop nhỏ nhất- dùng T FF) mạch mã hóa Để thiết kế đếm theo yêu cầu ta cần thực qua hai bước sau: Bước 1: Xây dựng đếm có cấu trúc song song dùng T-FF 18 Do đếm có trạng thái đếm nên số T-FF nhỏ cần dùng Giả sử trạng thái đầu đếm X X X có trình tự đếm theo cách biểu diễn thập phân 0,1, 2,3, 4,5,6,0 Làm theo bước thiết kế đếm song song ta có Từ phát biểu toán xác định số FF sử dụng dãy đếm Thứ tự đếm X X X 000,001,010,011,100,101,110,100 , số FF cần dùng theo đề yêu cầu Bước 2: Lập bảng chuyển trạng thái rõ mối quan hệ trạng thái Qi ' trạng thái Qi (dựa vào dãy đếm) Do thứ tự đếm theo thập phân 0,1, 2,3, 4,5,6,0 , Bảng chuyển trạng thái sau: ST T X2 X1 X0 X 2' X 1' X 0' 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 x x x ' Bước 3: Tìm giá trị ngõ vào FF cần phải có từ giá trị Qi Qi FF (dựa vào bảng đầu vào kích T- FF) Từ bảng đầu vào kích T-FF là: STT Q 19 Q' T 0 0 1 1 1 ' Ta có bảng giá trị ngõ vào FF cần phải có từ giá trị Qi Qi FF sau: ST T X2 X1 X0 X 2' X 1' X 0' T2 T1 T0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 x x x x x x Bước 4: Tìm biểu thức rút gọn ngõ vào FF phụ thuộc vào biến trạng thái Thực tối giản phầm mềm Logisim ta có kết Hình 19 Sơ đồ logic đấu nối ngõ vào FF theo trạng thái đếm cho Hình 20 20 Hình 3.19 Kết tối giản ngõ vào FF theo phương pháp Karnaugh Bước 5: Thực sơ đồ logic Sơ đồ cấu trúc đếm thể Hình 21 Giản đồ trạng thái đếm theo thời gian biểu diễn Hình 22 Hình 3.20 Sơ đồ logic đấu nối ngõ vào FF theo trạng thái đếm X2 X0 X1 C Q T F XLA1 V V 5V SET SET T Q CLK XFG1 ~Q RESET FF2 SET T Q CLK ~Q RESET FF1 21 T Q CLK ~Q RESET FF0 Hình 3.21 Sơ đồ cấu trúc đếm Hình 3.22 Giản đồ xung đầu Q3Q2Q1Q0 Bước 2: Xây dựng mạch mã hóa Mục đích mạch chuyển đổi trạng thái đếm tiến từ 0, 1, 2, 3, 4, 5, 6,0…về theo thứ tự đếm 2,6,1,8, 4,9,3, đề yêu cầu Theo trình tự thiết kế tốn logic tổ hợp ta có Xác định đầu vào giải mã Bốn đầu vào giải mã X X X , bốn đầu Q3Q2Q1Q0 Xây dựng bảng chân lý ST T X2 X1 X0 Q3 Q2 Q1 Q0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 0 1 1 x x x x Tối giản theo phương pháp Karnaugh 22 Sử dụng phần mềm logisim ta có kết tối giản trạng thái Q3Q2Q1Q0 Hình 23 Vẽ sơ đồ nguyên lý mạch Cũng logisim ta xác định sơ đồ ngun lý mạch mã hóa Hình 24 Sơ đồ tổng thể đếm nối tiếp cần thiết kế Hình 25, giản đồ xung đầu Q3Q2Q1Q0 Hình 26 Hình 3.23 Kết tối giản đầu mạch mã hóa theo phương pháp Karnaugh Hình 3.24 Sơ đồ nguyên lý mạch mã hóa 23 X2 X1 X3 Q0 Q1 Q2 V Q3 V 5V SET CLK ~Q RESET SET Q CLK T ~Q Q CLK RESET ~Q RESET FF1 FF0 T Q C FF2 T XFG1 Q F SET T XLA1 Hình 3.25.Sơ đồ cấu trúc đếm song song cần thiết kế Hình 3.26 Giản đồ xung đầu Q3Q2Q1Q0 5) Sử dụng IC chuyên dụng: 01 IC 74190, 04 IC 74152 cổng logic Để thỏa mã yêu cầu toán thiết kế, ta thực theo hai bước sau: 24 - Sử dụng IC 74190 làm đếm trạng thái với thứ X X X 000,001,010,011,100,101,110,100 - tự đếm Sử dụng IC 74152 để giải mã từ trạng thái đếm X X X sang trạng thái đếm có trình tự Q3Q2Q1Q0 0010,0110,0001,1000,0100,1001,0011,0010 theo yêu cầu Hình 27 minh họa đặc tính chức chân IC 7490 Hình 3.27 Cấu trúc đặc tính chân linh kiện IC 7490 Chức chân sau: - Vcc chân cấp nguồn 5V - GND chân cấp nguồn Mass - Q0 đến Q3 đầu đếm mã BCD - CP ngõ vào cấp xung Clock cho mạch đếm - CE ngõ cho vào tích cực đặt mức logic - U/D : Chân cấu hình cho đếm lên hay đếm xuống Nếu đếm lên mức đếm lùi - PL ngõ đầu vào thiết lập trạng thái đầu cho mạch đếm : PL = ; Qi = Ai (i=0,1,2,3) - A0 đến A3 đầu vào liệu - TC RC hai ngõ dùng để kết nối liên tầng hai 74LS190 Từ đặc tính IC 74LS190 ta thiết kế mạch đếm tiến modul theo trình tự X X X 000,001,010,011,100,101,110,100 yêu cầu Ở đây, chân U/D nối đất cho phép đếm tiến Trạng thái X X X 111 xác định nhờ cổng 25 NAND ba đầu vào đưa chân LOAD làm IC đếm từ vị trí ABCD=0000 (đã nối đất trước) đến (Xem Hình 28) U2 16 NAND3 U1 74LS190D V 5V 10 15 11 14 GND CLK MAX/MIN U/D RCO LOAD CTEN QD D QC C QB B QA A VCC 12 13 V XFG1 Hình 3.28 Bộ đếm tiến modul dùng IC 7490 Sau xây dựng xong đếm, ta cần xây dựng mạch chuyển đổi trạng thái đếm tiến từ 0, 1, 2, 3, 4, 5, 6,0…về theo thứ tự đếm 2,6,1,8, 4,9,3, đề yêu cầu Theo trình tự thiết kế tốn logic tổ hợp ta có Xác định đầu vào giải mã Bốn đầu vào giải mã X X X , bốn đầu Q3Q2Q1Q0 Xây dựng bảng chân lý ST T X2 X1 X0 Q3 Q2 Q1 Q0 0 0 0 1 0 1 0 0 1 0 0 0 26 1 0 1 0 1 1 x x x x Biểu diễn đầu Q3Q2Q1Q0 dạng chuẩn tác tuyển ta có: Q3 m 3,5 Q2 m 1, Q1 m 0,1,6 Q0 m 2,5,6 ; ; ; Phối ghép phần đếm chuyển mã ta thu sơ đồ tổng thể Hình 29 11 12 13 U2 NAND3 16 U1 74LS190D V 5V 10 15 11 14 XFG1 GND CLK MAX/MIN U/D RCO LOAD CTEN QD D QC C QB B QA A VCC 12 13 V Hình 3.29 Sơ đồ đếm cần thiết kế 6) Mô chứng minh hoạt động đếm theo phương pháp phần mềm (Proteus Multisim) 27 ~W D7 D6 D5 D4 D3 D2 D1 D0 10 ~W C B A 11 12 13 D7 D6 D5 D4 D3 D2 D1 D0 10 ~W C B A 11 12 13 D7 D6 D5 D4 D3 D2 D1 D0 10 ~W C B A 11 12 13 D7 D6 D5 D4 D3 D2 D1 D0 C B A 10 V Các file minh họa phần mềm multisim gửi kèm theo thư mục hướng dẫn Các kết mô cũn thể hình vẽ sau: Hình 6, Hình 13, Hình 17, Hình 25 28 ... V V V V V 5V 10 10 ~2PR 11 13 12 2J 2Q 2CLK 2K ~2Q ~2CLR 14 74LS 112 N 10 ~2PR 11 13 12 2J 2Q ~2PR 11 13 2CLK 2K ~2Q 12 ~2CLR 14 10 2J 2Q ~2PR 2K ~2Q ~2CLR 74LS 112 N 11 13 2CLK 14 12 2J 2Q ~2Q 2CLK... 11 13 12 2J 2Q ~2Q 13 12 ~2CLR 14 10 ~2PR 11 2CLK 2K V 74LS 112 N 2J 2Q ~2Q 11 13 2CLK 2K ~2CLR 14 10 ~2PR 12 2J 2Q ~2Q 11 13 2CLK 2K 12 ~2CLR 74LS 112 N 14 ~2PR 2J 2Q ~2Q 2CLK 2K ~2CLR 74LS 112 N 14 ... X X 10 01 với trạng thái khác dãy đếm, trạng thái lại X ) Bảng trạng thái Z mô tả sau: STT X3 X2 X1 X0 Z 0 0 1 0 x 0 x 0 1 x 0 x 1 x 1 x 1 x 0 x 0 10 1 11 1 1 12 1 0 13 1 1 14 1 1 15 1 1 Tối