Nghiên cứu và thực hiện máy tổng hợp tần số dải tần FM

Ngày nay cùng với sự phát triển mạnh mẽ của thông tin vô tuyến thì thiết bị vô tuyến điện đã đóng một vai trò rất quan trọng trong việc truyền tải tin tức đi xa. Thiết bị thu phát được sử dụng rất rộng rãi trong nhiều lĩnh vực thông tin như phát thanh truyền hình, thông tin di động, thông tin quân sự… Do chi phí thấp, tiêu thụ năng lượng thấp và ổn định PLL đã trở thành một thiết bị phổ biến trong các hệ thống truyền thông hiện đại đặc biệt là trong truyền dẫn không dây. Để nghiên cứu kĩ hơn và thiết kế bộ tổng hợp tần số. Vì lí do này, em đã chọn nghiên cứu đề tài “Nghiên cứu và thực hiện máy tổng hợp tần số dải tần FM”. Nội dung bài báo cáo gồm có 3 chương: • Chương I. Tổng Hợp Tần Số • Chương II. Tổng Hợp Tần số PLL • Chương III. Thiết Kế, Thực Hiện Và Đo Đạc Em xin gửi lời cảm ơn đến các thầy trong khoa Viễn Thông II đã tạo điều kiện giúp đỡ em trong quá trình học tập. Và đăc biệt, em xin bày tỏ sự biết ơn sâu sắc đến thầy Nguyễn Tấn Nhân, người đã tận tình hướng dẫn em trong quá trình nghiên cứu, xây dựng và hoàn thành đồ án. Dù đã có nhiều cố gắng nhưng đề tài không thể tránh khỏi nhiều thiếu xót. Vì vậy, em mong nhận được sự phản hồi, đóng góp từ các Thầy. Em xin chân thành cảm ơn!

ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC

CHUYÊN NGÀNH: ĐIỆN TỬ - TRUYỀN THÔNG

HỆ ĐẠI HỌC CHÍNH QUY NIÊN KHÓA: 2013-2018

Tháng 12 Năm 2017 TP.HCM – 2017

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG

CƠ SỞ TẠI THÀNH PHỐ HỒ CHÍ MINH

KHOA VIỄN THÔNG II

ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC

CHUYÊN NGÀNH: ĐIỆN TỬ - TRUYỀN THÔNG

HỆ ĐẠI HỌC CHÍNH QUY NIÊN KHÓA: 2013-2018

MỤC LỤC

LỜI MỞ ĐẦU 1

CHƯƠNG I TỔNG HỢP TẦN SỐ 2

1.1.Phương pháp tổng hợp tần số 3

1.1.1 Tổng hợp tần số PLL 3

1.1.2 Tổng hợp tương tự trực tiếp 3

1.1.3 Tổng hợp số trực tiếp 3

1.2 Thông số của bộ tổng hợp tần số 4

1.3.Phân tích và so sánh 7

CHƯƠNG II TỔNG HỢP TẦN SỐ PLL 8

2.1.Vòng khóa pha 8

2.2.Ứng dụng của vòng khóa pha 8

2.3.Tổng hợp tần số PLL 9

2.3.1 Bộ so pha và nạp điện tích 10

2.3.2 Dao động thạch anh và VCO 13

2.3.3 Lọc vòng 13

2.3.4 Bộ chia 14

2.4.Các thông số chủ yếu của tổng hợp tần số PLL 14

2.5.Tổng hợp N nguyên 15

CHƯƠNG III THIẾT KẾ, THỰC HIỆN VÀ ĐO ĐẠC 20

3.1 Thiết kế 20

3.1.1 Khối tổng hợp tần số PLL 20

3.1.1.1 VCO 20

3.1.1.2 Lọc vòng 21

3.1.1.3 Thiết kế PCB cho PLL 23

3.1.2 Khối Điều Khiển MCU 24

3.1.3 PCB cho khối nguồn 12VDC 25

3.1.4 Thuật toán lập trình điều khiển PLL MC145170 26

3.1.5 Lập trình PIC 16F877A điều khiển MC145170 27

3.2 Lắp ráp và hoàn thiện 36

3.3 Đo Đạc 37

KẾT LUẬN 40

iii

PHỤ LỤC

DANH MỤC CÁC TỪ VIẾT TẮT

TÀI LIỆU THAM KHẢO

iv

DANH MỤC HÌNH ẢNH

Hình 1.1: Tổng hợp tần số PLL 2

Hình 2.1: vòng khóa pha 8

Hình 2.2: vòng khóa pha có lọc vòng 8

Hình 2.3: Tổng hợp tần số PLL cơ bản 9

Hình 2.4: PFD dựa trên DFF (flip-flop) 11

Hình 2.5: Sơ đồ pha của PFD 11

Hình 2.6: Dò pha EXOR 12

Hình 2.7: Dò pha JK flip-flop cơ bản 12

Hình 2.8: Tổng hợp N nguyên đơn 15

Hình 2.9: PLL N nguyên với một bộ chia tham chiếu 16

Hình 2.10: PLL N nguyên với một bộ chia trước 16

Hình 2.11: PLL N nguyên với một bộ chia trước kép 17

Hình 2.12: PLL N nguyên với một bộ chia trước 4 modulus 18

Hình 3.1: VCO colpitts 20

Hình 3.2: Tổng hợp tần số PLL MC145170 sử dụng lọc vòng opamp NE5532 21

Hình 3.3: PCB của PLL 23

Hình 3.4: sơ đồ nguyên lý MCU 24

Hình 3.5: PCB của khối điều khiển 25

Hình 3.6: PCB khối nguồn 12VDC 25

Hình 3.7: Thuật toán lập trình điểu khiển MC145170 26

Hình 3.8: Bên Trong sản phẩm sau khi lắp ráp 36

Hình 3.9: Mặt trước của sản phẩm 36

Hình 3.10: Máy đếm tần số U2000A 37

Hình 3.11: Máy phân tích phổ R4131D 37

Hình 3.12: Thực hiện đo với máy đếm tần số 38

Hình 3.13: Phổ ngõ ra ở 88Mhz 38

Hình 3.14: Phổ ngõ ra ở 108Mhz 39

v

Để nghiên cứu kĩ hơn và thiết kế bộ tổng hợp tần số Vì lí do này, em đã chọnnghiên cứu đề tài “Nghiên cứu và thực hiện máy tổng hợp tần số dải tần FM”.

Nội dung bài báo cáo gồm có 3 chương:

• Chương I Tổng Hợp Tần Số

• Chương II Tổng Hợp Tần số PLL

• Chương III Thiết Kế, Thực Hiện Và Đo Đạc

Em xin gửi lời cảm ơn đến các thầy trong khoa Viễn Thông II đã tạo điều kiện giúp

đỡ em trong quá trình học tập Và đăc biệt, em xin bày tỏ sự biết ơn sâu sắc đến thầy

Nguyễn Tấn Nhân, người đã tận tình hướng dẫn em trong quá trình nghiên cứu, xây

dựng và hoàn thành đồ án

Dù đã có nhiều cố gắng nhưng đề tài không thể tránh khỏi nhiều thiếu xót Vì vậy,

em mong nhận được sự phản hồi, đóng góp từ các Thầy Em xin chân thành cảm ơn!

Ngày 09, tháng 12, năm 2017

Sinh Viên Thực Hiện

LỜI MỞ ĐẦU

LỚP: D13CQVT02-N TRANG 6

Tín hiệu tham chiếu Bộ so pha

Tổng hợp tần số là phương pháp phổ biến nhất được sử dụng để tạo ra dao động tần

số cao trong các thiết bị truyền thông hiện đại Được thực hiện thông qua việc sử dụngmột bộ PLL bao gồm:

• Dao động điều khiển bằng điện áp (VCO)

Nếu tín hiệu đầu vào tham chiếu là từ một bộ dao động thạch anh thạch anh, tínhiệu đầu ra rất ổn định vì dao động thạch anh rất ổn định về tần số

Tổng hợp tần số Lợi thế ở đây là nó có thể sản xuất một số tần số ổn định, do đó nó

Sử dụng rộng rãi trong hầu hết các thiết bị truyền thông hiện đại, đặc biệt là các thiết

bị không dây

CHƯƠNG I TỔNG HỢP TẦN SỐ

LỚP: D13CQVT02-N TRANG 7

Về cơ bản nó là một hệ thống thông tin hồi tiếp khóa tần số đầu ra của nó đến mộttần số tham chiếu Sự phổ biến của nó là do sự đơn giản và giá thành thấp.

có thể nhảy từ tần số này sang tần số khác

Nhưng phương pháp DA phức tạp hơn PLL do đó nó đắt hơn Nó có các ứng dụngtrong hình ảnh và quang phổ y học, truyền thông phản quang nhanh và mô phỏngradar, mô phỏng điện tử (EW), thiết bị kiểm tra tự động (ATE), đo RCS

1.1.3 Tổng hợp số trực tiếp.

Trong phương pháp này mạch kỹ thuật số và công nghệ được sử dụng để tạo, thaotác và điều chỉnh tín hiệu số và cuối cùng chuyển đổi tín hiệu số sang dạng tương tựcủa nó bằng cách sử dụng một bộ chuyển đổi tương tự số (digital analogue converter -DAC)

Mặc dù bộ tổng hợp kỹ thuật số trực tiếp đã được phát minh gần 40 năm trước, nó

đã bắt đầu thu hút sự chú ý trong 20 năm qua vì sự tiến triển to lớn của công nghệ sốbắt đầu Các kỹ thuật và công cụ trong lĩnh vực này phát triển, và nó đã phát triểnthành công cụ kinh tế, hiệu năng cao và bây giờ là một phương pháp tổng hợp tần sốchủ yếu được sử dụng trong hầu hết các nhà thiết kế tổng hợp từ các nhà sản xuất dụng

cụ đến các ứng dụng như truyền thông vệ tinh, radar, hình ảnh y tế và điện thoại diđộng Và đài phát thanh nghiệp dư.

Nó cung cấp tốc độ chuyển đổi nhanh, độ phân giải cao (bước nhảy của bộ tổnghợp), kích thước nhỏ và điện năng thấp, kinh tế tốt, và độ tin cậy và producibilty thiết

kế kỹ thuật số Cũng vì tín hiệu được điều khiển bằng phương pháp số, nên dễ dàngthao tác và đạt được các tính không đạt được bằng các kỹ thuật tương tự và thườnggiao tiếp với các máy tính để kiểm soát bộ tổng hợp

Một hạn chế lớn trong phương pháp này là không có khả năng mở rộng phạm vitần số tổng hợp GHz; Hy vọng điều này sẽ đạt được trong tương lai Fractional-N PLLtương tự như DDS ở hầu hết các khía cạnh và hoạt động như một 'DDS' bên trong kiếntrúc PLL

số rất nhanh và cần các khả năng điều chế khác nhau

Cũng phải xem xét đến môi trường nơi sử dụng thiết bị Tất cả điều này làm cho nócần một nhà thiết kế để so sánh các chi tiết kỹ thuật với giải pháp kinh tế và thực tiễntốt nhất

Các đặc điểm chung bao gồm:

Mỗi tín hiệu chúng ta tạo ra đều có nguồn gốc từ một bộ dao động mà thường làcác bộ khuếch đại hồi tiếp tích cực với một mạch cộng hưởng trong đường dẫn hồitiếp của chúng.

Vì nhiễu luôn tồn tại trong mạch, khi bật lên, nhiễu này được khuếch đại trongdải cộng hưởng cho đến khi đạt được mức độ bão hòa Do đó, chất lượng của tínhiệu thường được xác định bởi cộng hưởng Q

Tham số này xác định pha của đầu ra so với đầu ra lý tưởng Nhiễu pha là mộttham số chính và có thể được biểu diễn bằng nhiều cách khác nhau: đo nhiễu FM

ở hertz, nhiễu trung bình của gốc (RMS) hoặc nhiễu pha theo độ RMS, đo tạpnhiễu tích hợp trong một băng thông nhất định xung quanh sóng mang nhưngkhông bao gồm ± Hz xung quanh

 Tốc độ chuyển đổi

Định nghĩa tốc độ mà FS có thể nhảy từ tần số này sang tần số khác Chúng ta

có nhiều định nghĩa khác nhau cho tham số này, bao gồm thời gian cần thiết để giảiquyết trong một tần số xác định (± x Hz) từ tần số mong muốn mới, thời gian cầnpha pha đầu ra để giải quyết thành 0.1 radian của pha cuối

 Hài

Tham số này xác định mức độ hài của tần số đầu ra và phụ thuộc vào nhiềuthành phần bên trong FS Nó được biểu diễn bằng dB tương đối so với công suất racủa tần số đầu ra

 Tín hiệu giả.

Nó xác định mức độ của bất kỳ phổ đầu ra rời rạc không liên quan đến các sóngmang Hài hầu hết không được xem là giả mạo, nhưng vì phép nhân được xem làgiả mạo

Tham số này được biểu diễn bằng decibel so với công suất đầu ra của sóngmang Không giống như nhiễu, các tín hiệu giả mạo chỉ phân biệt phổ không liênquan đến sóng mang, có nghĩa là chúng biểu hiện tuần hoàn

 Điều khiển và giao tiếp

Phương pháp điều khiển và giao tiếp với FS Việc điều khiển có thể theo mã(BCD) hoặc nhị phân; Có thể được truyền song song hoặc thông qua một bus(thường là 8-bit bus) hoặc nối tiếp

Một số FSs sử dụng logic tích cực, một số khác sử dụng tiêu cực; Và trongnhiều công cụ chung GPIB hoặc IEEE-488 hiện là giao tiếp chuẩn VXI là tiêuchuẩn mới cho thiết bị.

Hầu hết các đơn chip tổng hợp, đặc biệt là PLL sử dụng rộng rãi của giao tiếpnối tiếp để cho phép các gói nhỏ và chức năng tích hợp cao

 Công suất đầu ra

Mức công suất ra thường được biểu diễn bằng decibel Công suất đầu ra có thể

là cố định +10dBm, hoặc có thể là một phạm vi -120 đến 15 dBm Đặc điểm kỹthuật này cũng sẽ bao gồm độ phân giải đầu ra, ví dụ 1dB hoặc 0.1dB

 Độ phẳng đầu ra

Nó chỉ định độ phẳng của công suất ra và được đo bằng decibel Ví dụ; Côngsuất đầu ra được quy định 10dB ± 1dB, trong đó dB có nghĩa là decibel trên mộtmillwatt (mW)

 Trở kháng đầu ra

Thông số này chỉ định trở kháng đầu ra của FS và thường là trở kháng tải được

đề nghị Trong hầu hết các thiết bị tần số và tần số vô tuyến, đây là 50 ohms (Ώ).Trong video thường là 75Ώ và trong thiết bị âm thanh 600Ώ

 Tiêu chuẩn tham khảo

Tất cả các bộ tổng hợp sử dụng đầu vào dựa trên thời gian tham chiếu, điều nàychỉ định tần số tham chiếu (thường là 5 hoặc 10MHz, nhưng có nhiều khác) và cácthông số như độ ổn định, nhiễu pha, tín hiệu giả và mức công suất

DA có băng rộng; Thông qua nhân số, tín hiệu có thể được tạo ra lên đến khoảng

100 GHz, và nó có thể sẽ đi xa hơn như viba và phát triển công nghệ bước sóngmilimet

Tốc độ chuyển đổi rất cao đã đạt được, và độ tinh khiết của phổ là tuyệt vời, đặcbiệt là gần với sóng mang Tuy nhiên DA tổng hợp là khá cồng kềnh, đòi hỏi nhiềuphần cứng, và tốn kém (đôi khi rất tốn kém) và điều chế kỹ thuật số hoặc tương tự làphức tạp để áp dụng

Tổng hợp kỹ thuật số trực tiếp có băng thông giới hạn, khoảng 400 MHz Chúng rấtđơn giản và nhỏ gọn, và độ phân giải gần như là tùy ý

Nó có một tốc độ chuyển đổi rất cao Tuy nhiên, băng thông vẫn còn hạn chế nhưngđáp ứng cải tiến và đáp ứng giả mạo bị ảnh hưởng bởi hiệu suất lượng tử hóa và DAC.Điều cần lưu ý là ba kỹ thuật bổ sung cho nhau và đây là lý do các nhà thiết kếđang kết hợp chúng ngày càng nhiều, chủ yếu là lai ghép của PLL và DDS, để đạtđược băng thông rộng và độ phân giải tốt DA và tổng hợp DDS được tích hợp để đạtđược tốc độ, độ phân giải và khả năng điều chế kỹ thuật số

Cả hai PLL và DA tổng hợp đã đạt được một mức độ trưởng thành cao trong khiDDS đang nổi lên công nghệ vẫn còn Trong tổng hợp PLL đã có một cải tiến lớn vớiviệc giới thiệu các kỹ thuật phân số N có sự tương đồng với DDS nơi nó là một phầncủa mạch khóa pha

DDS đã nổi lên từ sự mới lạ hạn chế sử dụng thành một công nghệ lớn và kỹ thuậttổng hợp phổ biến Điều này một phần do sự cải tiến trong công nghệ số, sự ra đời củacác mạch tích hợp và sự tiến triển của các thiết bị chuyển đổi dữ liệu, đặc biệt là côngnghệ DAC

Giới thiệu công nghệ DAC và DDS tốc độ cao, hiệu năng cao vào một chip CMOSchi phí thấp cho phép công nghệ này đạt được nhiều ứng dụng rộng hơn

Hình 2.1: vòng khóa pha

Vấn đề với pha ở trên khóa vòng lặp là chúng ta có nhiễu xảy ra ở tần số cao Do

đó, một bộ lọc thông thấp được đặt giữa bộ so pha và VCO Điều này dẫn đến mộtvòng lặp bị khóa pha

Hình 2.2: vòng khóa pha có lọc vòng

Giả sử tần số tham chiếu trong hình là 20MHz sau một thời gian hồi tiếp tần số đầu

ra VCO cũng sẽ là 20MHz Bây giờ nếu chúng ta chia tần số đầu ra của VCO 5 lầntrước khi đưa vào PD, bộ so pha sẽ so sánh 20MHZ và 4MHZ Điều này sẽ tạo ra tínhiệu sai pha sẽ buộc VCO để nâng cao tần số đầu ra của nó cho đến khi tần số so sánh

là 20MHz.Và để điều này xảy ra nó đã tạo ra 100MHz như vậy là một bộ tổng hợp tần

số PLL

2.2 Ứng dụng của vòng khóa pha

Do chi phí thấp, tiêu thụ năng lượng thấp và ổn định trong PLL đã trở thành mộtthiết bị phổ biến trong các hệ thống truyền thông hiện đại đặc biệt là trong vô tuyến

CHƯƠNG II TỔNG HỢP TẦN SỐ PLL

LỚP: D13CQVT02-N TRANG 13

 Điều chế và giải điều chế tín hiệu FM.

 Điều chế và giải điều chế tín hiệu AM

 Dò Pha và Tần số (PFD)

PFD rất khác với các loại máy dò pha khác Sự khác biệt chính là sự tồn tại củatrạng thái thứ ba dẫn đến lợi thế chính của nó so với các loại PFD khác Tín hiệungõ ra của PFD phụ thuộc không chỉ vào sai pha θe mà còn về sai tần số

Hình 2.4: PFD dựa trên DFF (flip-flop)

Trạng thái thực tế của PFD được xác định bởi các tín hiệu Vr và Vo

Hình 2.5: Sơ đồ pha của PFD

 Nạp điện tích

Một bộ dò pha (cả PFD và EXOR) cần logic để nạp (dòng) chuyển đổi hoặcmột bộ nạp điện tích Hình ảnh của EXOR và PFD có nạp điện tích ở cuối

2.3.2 Dao động thạch anh và VCO

PLL chứa hai dao động Dao động đầu tiên là dao động tham chiếu thạch anh, làmột nguồn cung cấp tín hiệu có tần số cố định chất lượng cao Thứ hai là bộ dao độngđiều khiển điện áp (VCO), trong đó tang điện áp để tăng tần số lên

Dao động thạnh anh có thể được bù nhiệt (TCXO), trong đó có bù nhiệt độ để sửatần số tinh thể sai do nhiệt độ Loại khác là (Oven Controlled Crystal Oscillator -OCXO)

2.3.3 Lọc vòng

Đầu ra của bộ so pha bao gồm một số thuật ngữ; Ở trạng thái khóa của PLL đầutiên trong số này là một thành phần DC và tỷ lệ thuận với lỗi pha θe; Các thuật ngữcòn lại là các thành phần có tần AC số 2ω1, 4ω1

Bởi vì tần số cao là không mong muốn, nên chúng được lọc ra bởi bộ lọc vòng Bộlọc vòng cho qua các tần số thấp nhưng lại cản tần số cao, do đó nó phải là một bộ lọcthông thấp Trong hầu hết các thiết kế PLL đầu tiên thì bộ lọc thông thấp được sửdụng Bộ lọc vòng ảnh hưởng rất nhiều về hiệu suất PLL:

 Thời gian chuyển đổi

 Băng thông vòng Có nhiều loại bộ

lọc vòng:

 Lọc thụ động

Bộ lọc này có một cực và một số không, hàm truyền đạt của nó được cho bởi phương trình

F(s) = (1+ sι2) / 1 + s(ι1 + ι2) (2.1)Trong đó ι1 = R1C và ι2 = R2C

Cực 0 có một ảnh hưởng quan trọng làm giảm hệ số ξ của hệ thống PLL

 Lọc tích cực

Ts hàm truyền đạt tương tự như của bộ lọc thụ động, nhưng có một độ lợi bổ sung Ka có thể được lựa chọn để được lớn hơn 1 Hàm truyền đạt là:

F(s) = Ka [(1+ sι2) / 1 + s(ι1 + ι2)] (2.2)Trong đó Ka = C1/ C2

 Lọc tích cực PI

Nó là một bộ lọc có hàm truyền đạt được đưa ra là:

F(s) = (1 + sι2) / sι1 (2.3)Các bộ lọc vòng bậc cao hơn có thể gây ra sự bất ổn định trong PLL do đó cần cẩnthận khi sử dụng chúng

2.3.4 Bộ chia

Bộ chia tần số đầu ra sau khi được tạo ra bởi VCO bằng một yếu tố N có thể lậptrình được trong hầu hết các trường hợp Thường được xây dựng từ một loạt các flipflops (RS, JK hoặc toggle)

Một bộ đếm có thể giảm xuống bằng một số nguyên ví dụ: 10 hoặc 12 không phải

là 10,5, tuy nhiên điều này là có thể trong tổng hợp phân số N

Có nhiều loại khác nhau của bộ chia, tùy thuộc vào số chia mà có thể bao gồmmôđun đơn, mô đun kép và mô đun bậc bốn

2.4 Các thông số chủ yếu của tổng hợp tần số PLL

 Dải Khóa

Đây là dải tần số trong đó một PLL khóa được Thông thường dải hoạt động của một PLL được giới hạn trong dải khóa

PD Loop Filter VCO N*Fr

Dividers/N

Nhưng hầu hết các bộ dao động thạch anh ổn định mà không có ở tần số kilohertz

Do đó thuận tiện hơn để tạo tần số tham chiếu trong dải megahertz như 5-10 MHz, vàsau đó giảm nó xuống tần số tham chiếu mong muốn Điều này dẫn đến việc có mộtdivider trước khi đưa vào PD

Hình 2.9: PLL N nguyên với một bộ chia tham chiếu

Khi tần số tham chiếu được biểu thị là R và divider N, VCO tạo ra

f2 = N/R×fosc = Nf1 (2.4)

Do tiêu thụ điện năng thấp hơn, chống nhiễu cao, và có dải điện áp cung cấp lớn,CMOS là công nghệ ưa thích ngày nay Tốc độ giới hạn của CMOS ngăn cản ứngdụng trực tiếp phát ra các tần số trong khoảng 100MHz (năm 2003) Để tạo các tần sốcao hơn, bộ chia trước được sử dụng: được xây dựng với các công nghệ IC khác nhưECL, Schottky TLL, GaAs (gallium arsenide) hoặc SiGe (hợp chất silicon-german)

Như là bộ chia trước mở rộng dải tần số thành các băng tần viba

Fout = NVf1 (2.5)

Hệ số nhân V thường lớn hơn 1 trong hầu hết các trường hợp, ngụ ý nó không còn

có thể tạo ra tất cả các số nguyên mong muốn nhiều của tần số tham chiếu f1 Nếu là

10, chỉ có thể tạo ra các tần số 10 f1, 20 f1, 30 f1 Điều này có thể được phá vỡ bằng

cách sử dụng một bộ chia trước kép Một bộ chia trước kép là một bộ đếm phân chia tỷ

lệ chuyển sang một giá trị khác bằng tín hiệu điều khiển bên ngoài

Hình 2.10: PLL N nguyên với một bộ chia trước

Hình 2.11: PLL N nguyên với một bộ chia trước kép

Các quy ước sau đây được sử dụng đối với tổng hợp PLL hai giá trị chia trước:

 Cả hai ÷ N1 và ÷ N2 đều là chia xuống

 Tín hiệu đầu ra của cả hai bộ đếm này ở trạng thái cao nếu các bộ đếm tương

ứng chưa đạt đến 0

 Khi bộ đếm ÷ N1 đếm đến 0, đầu ra của nó sẽ thấp và ngay lập tức tải cả hai bộ

đếm có giá trị đặt trước N1 và N2

 N1 luôn luôn lớn hơn hoặc bằng N2

 Do cổng AND, dưới mức 0 ngăn chặn trong trường hợp bộ đếm ÷ N2 Nếu đã

đếm đến 0, tiếp tục đếm xung cấm

Hoạt động của hệ thống sẽ trở nên rõ ràng nếu chúng ta giả sử rằng bộ đếm ÷ N1

đã được đếm xuống còn 0, và cả hai bộ đếm được nạp với các giá trị hiện tại N1 và N2

tương ứng

Bây giờ chúng ta có số chu kỳ mà VCO phải sản xuất cho đến khi đạt tới trạng thái

logic tương tự Con số này là yếu tố tỷ lệ tổng Ntot của sự sắp xếp Chừng nào bộ đếm

÷ N2 chưa được đếm đến 0, bộ đếm thời gian sẽ được chia cho V + 1 Do đó cả hai ÷

N1 và ÷ N2 sẽ đếm xuống một lần khi VCO đã tạo ra xung V+1

Với ÷ N2 truy cập do đó sẽ đếm xuống 0 khi VCO đã tạo ra xung N2 (V +1) Vàothời điểm đó bộ đếm ÷ N1 đã giảm xuống theo số lượng N2, tức là nội dung của nó làN1-N2 Các yếu tố tỷ lệ của chia trước kép bây giờ chuyển sang giá trị V VCO sẽphải tạo thêm (N1-N2) xung V cho đến khi bộ đếm ÷ N1 sẽ bước đến 0 Khi nội dungcủa N1 trở thành 0, cả hai N1 và các bộ đếm N2 được nạp lại các giá trị đặt trước, vàcác chu kỳ được lặp lại.

Có một cách khác, mở rộng phạm vi tần số cao của bộ tổng hợp tần số nhưng vẫncho phép tổng hợp tần số thấp; Và là bộ chia trước 4 modulus Nó cung cấp bốn yếu

tố điều chỉnh khác nhau, và hai tín hiệu điều khiển được yêu cầu để chọn một trongbốn yếu tố chia có sẵn

Hình 2.12: PLL N nguyên với một bộ chia trước 4 modulus

Điều này mở rộng dải tần số cao trong khi cho phép tần số thấp hơn so với những

gì có được từ một bộ tổng hợp với prescaler kép mô đun Chúng ta có một mạch điệnbên trong sản xuất 100.101 và 110.111 điều khiển bởi hai tín hiệu điều khiển

Đầu tiên chúng ta có cả hai 100 đang được sử dụng, khi tín hiệu điều khiển đầu tiên

ở trạng thái cao thay đổi sang 101, nó sẽ trở thành 110 khi một tín hiệu khác ở trạngthái cao và cho tất cả ở trạng thái cao, chúng ta có 111 Bây giờ chúng ta có ba quầylập trình, trong hệ thống ÷ N1, ÷ N2 và ÷ N3

CHƯƠNG III THIẾT KẾ, THỰC HIỆN VÀ ĐO ĐẠC

 Sử dụng vi điều khiển PIC16F877A để điều khiển MC145170

 Hiển thị tần số và cài đặt tần số bằng LCD 16x2 và rotary encoder

 Hiển thị và điều khiển bằng phần mềm trên máy tính (Phụ Lục)

3.1.1 Khối tổng hợp tần số PLL 3.1.1.1 VCO

 Sử dụng VCO colpitts:

- Sử sụng diode varicap 1SV101, điện dung ở 3V là 28pF, ở 9V là 12pF

- Tần số khi điện áp điều khiển diode varicap ở 1.4V là 88Mhz

- Sử dụng MPS6514 hoạt động lên tới 200Mhz để khuếch đại tín hiệu

Hình 3.1: VCO colpitts

CHƯƠNG III THIẾT KẾ, THỰC HIỆN VÀ ĐO ĐẠC

LỚP: D13CQVT02-N TRANG 25

Colpitts này sử dụng kết nối back-to-back của hai diode varicap 1SV101 để thay vìmột diode varicap duy nhất Kết nối này cho phép điện dung thấp hơn ở điện áp cao,trong khi duy trì tỷ lệ điều chỉnh của một diode varicap duy nhất Kết nối diodevaricap back-to-back cũng giúp giảm sự biến dạng và ảnh hưởng của điện áp viền.Các điện dung hồi tiếp Colpitts C1, C2 được tối ưu hóa để cung cấp phản ứng điệnphẳng trong phạm vi điều chỉnh rộng Các giá trị này cũng có thể được tối ưu hóa lạicho nhiễu pha nếu cần thiết.

Mạch rất nhạy cảm với sự lựa chọn bóng bán dẫn (phạm vi điều chỉnh và độ ổnđịnh) do yêu cầu băng thông rộng

DC bias được cung cấp thông qua các điện trở R3 và R4, có thể ảnh hưởng đếnnhiễu pha, nhưng cho phép loại trừ các cuộn cảm RF Điều này làm giảm chi phí vàkhả năng cộng hưởng ký sinh trùng là nguyên nhân phổ biến của đáp ứng giả mạo và

Từ datasheet MC145170, các phương trình sau được sử dụng:

Ở đây, từ datasheet, phương trình cho bộ so pha φR và φV

Và

Dải điện áp điều khiển trên đầu vào cho VCO được chọn là 1.4 đến 10.4 V

Tần số trung bình = (88 + 108) / 2 = 98 MHz Vì vậy, N = 980

Chọn C1 là 47000 pF, R1 được tính như sau:

Vì vậy, chọn giá trị điện trở R1 là 1.5 kΩ

Vì vậy, chọn giá trị điện trở R2 là 2.4 kΩ

Giá trị của Cc được chọn sao cho tần số góc được thêm vào không ảnh hưởng đáng

kể đến băng thông ban đầu ωB

Nguyên tắc của giá trị ban đầu là Cc = 4 / (R1 ωRC), trong đó ωRC là tần số cắtcủa bộ lọc Một giá trị tốt là chọn ωRC là 10 x ωB, để không ảnh hưởng đáng kể đến