THÔNG TIN TÀI LIỆU
1 + Chương Bộ nhớ 5.1 Bộ nhớ bán dẫn Tổ chức DRAM SRAM Các loại ROM Logic Chip Đóng gói Tổ chức Module Bộ nhớ xen kẽ 5.2 Sửa lỗi 5.3 Tổ chức DRAM cải tiến DRAM đồng Rambus DRAM DDR SDRAM Cache DRAM + NỘI DUNG + Hoạt động ô nhớ + Hoạt động nhớ Ơ nhớ phần tử nhớ bit thông tin Tính chất nhớ hai trạng thái ổn định Có thể ghi/đọc nhớ Các tín hiệu Tín hiệu select - chọn nhớ Tín hiệu control -chỉ định đọc ghi Dữ liệu Data in: đặt trạng thái ô nhớ Sense: liệu đầu Các loại nhớ bán dẫn Kiểu nhớ Random-access memory (RAM) Read-only memory (ROM) Programmable ROM (PROM) Loại Read-write memory Read-only memory Erasable PROM (EPROM) Xoá Electrically, byte-level Cơ chế ghi Electrically Volatility Volatile Masks Not possible UV light, chiplevel Nonvolatile Electrically Electrically Erasable PROM (EEPROM) Read-mostly memory Flash memory Electrically, block-level Table 5.1 Semiconductor Memory Types Electrically, byte-level + RAM động - Dynamic RAM (DRAM) loại công nghệ RAM : RAM động - Dynamic RAM (DRAM) RAM tĩnh - Static RAM (SRAM) DRAM Có nhiều nhớ lưu trữ liệu điện tích tụ điện Có điện tích tụ - bit Khơng có điện tích tụ - bit Cần phải nạp điện định kỳ để trì lưu trữ liệu “Động” hiểu xu hướng điện tích tụ rị rỉ cấp điện Cấu trúc & hoạt động DRAM Dịng địa kích hoạt bit đọc /ghi (Transistor đóng) Ghi: - Điện áp đặt vào đường bit: điện áp cao cho bit 1, thấp cho bit - tín hiệu đặt vào dòng địa truyền dòng nạp vào tụ điện Đọc: - Dòng địa chọn, transistor đóng - Điện tích tụ điện đưa qua bit line tới khuếch đại cảm biến so sánh điện áp tụ với giá trị tham chiếu để xác định hay - Tụ phải nạp lại RAM tĩnh (SRAM) Thiết bị số sử dụng thành phần logic tương tự BXL Các giá trị nhị phân lưu trữ cổng logic flip-flop truyền thống Bit lưu dạng công tắc on/off Vẫn giữ liệu chừng cịn có nguồn điện cấp cho Khơng cần refreshing Cache Cấu trúc & hoạt động SRAM • transistor kết nối để tạo trạng thái logic ổn định • Trạng thái 1: - C1 cao, C2 thấp - T1 T4 tắt, T2 T3 bật • Trạng thái 0: - C1 thấp, C2 cao - T1 T4 bật, T2 T3 tắt • Dòng địa điều khiển T5, T6 • Ghi - giá trị mong muốn đặt vào B, phần bù đặt vào B • Đọc - giá trị đọc từ dòng B 10 So sánh SRAM DRAM Đều khả biến Phải cấp nguồn điện liên tục để trì giá trị bit Động Dễ dàng chế tạo, kích thước nhỏ Mật độ lớn (ô nhớ nhỏ nhiều ô nhớ hơn/đơn vị S) Giá thành rẻ Địi hỏi hệ mạch refresh hỗ trợ Thích hợp với yêu cầu nhớ lớn Sử dụng cho nhớ Tĩnh Nhanh Không cần hệ mạch refresh sử dụng cache (cả ngồi chip) Tính tốn bit kiểm tra 26 + 27 Mã Hamming SEC-DED Tổ chức DRAM tiên tiến Một nút nghẽn hệ thống nghiêm trọng sử dụng VXL tốc độ cao giao diện với nhớ Chip DRAM truyền thống bị hạn chế kiến trúc bên giao diện tới bus nhớ xử lý 28 SDRAM DDR-DRAM RDRAM Một số cải tiến kiến trúc DRAM bản: + Bảng 5.3 Performance Comparison of Some DRAM Alternatives SDRAM - DRAM đồng Một loại DRAM sử dụng nhiều Việc trao đổi liệu với xử lý đồng với tín hiệu đồng hồ bên chạy tốc độ tối đa VXL/ bus nhớ mà không thiết lập trạng thái đợi (wait state) Với việc truy xuất đồng bộ, DRAM chuyển liệu vào điều khiển đồng hồ hệ thống • Bộ xử lý điều khiển khác đưa lệnh thơng tin địa lưu trữ DRAM • DRAM trả lời sau số chu kỳ xung nhịp • Trong lúc điều khiển thực task khác cách an toàn SDRAM xử lý 29 30 S D R A M + 31 Quy ước chân SDRAM Table 5.4 SDRAM Pin Assignments + 32 Tổng kết SDRAM Truy cập đồng với đồng hồ bên Địa gửi tới RAM RAM tìm kiếm liệu (CPU phải đợi DRAM thông thường) Do SDRAM di chuyển liệu theo thời gian đồng hồ hệ thống, CPU biết liệu sẵn sàng CPU khơng phải chờ đợi, làm việc khác Chế độ Burst cho phép SDRAM thiết lập luồng liệu truyền theo khối Thanh ghi mode tính quan trọng phân biệt SDRAMs với DRAM thông thường DDR-SDRAM gửi liệu hai lần chu kỳ đồng hồ + 33 Định thời đọc SDRAM 34 RDRAM Phát triển Rambus Được Intel chấp nhận cho vi xử lý Pentium Itanium Trở thành đối thủ cạnh tranh SDRAM Các chip đóng gói theo chiều dọc với tất chân mặt Trao đổi liệu với vi xử lý qua 28 dây, không dài 12 cm Bus đáp ứng 320 chip RDRAM thiết lập tốc độ 1.6 GBps Bus chuyển thông tin địa điều khiển sử dụng giao thức hướng khối không đồng Lấy yêu cầu nhớ qua bus tốc độ cao Yêu cầu chứa thông tin địa chỉ, kiểu xử lý số lượng byte để xử lý + 35 Cấu trúc RDRAM + 36 SDRAM tốc độ liệu gấp đôi – DDR SDRAM gửi liệu lần chu kỳ xung nhịp bus SDRAM SDRAM gửi liệu hai lần chu kỳ xung nhịp, sườn lên xung, sườn xuống DDR Được phát triển JEDEC Solid State Technology Association Định thời đọc DDR SDRAM + 38 Cache DRAM (CDRAM) Được phát triển Mitsubishi Tích hợp nhớ cache SRAM vào chip DRAM chung SRAM CDRAM sử dụng theo hai cách: Có thể sử dụng nhớ cache thực bao gồm số line 64 bit Chế độ cache CDRAM hiệu với việc truy cập ngẫu nhiên nhớ Có thể sử dụng đệm để hỗ trợ truy cập nối tiếp vào khối liệu Tổng kết + 39 Bộ nhớ Chương Bộ nhớ bán dẫn Tổ chức DRAM SRAM Các loại ROM Chip logic Đóng gói chip Tổ chức module Interleaved memory Sửa lỗi Lỗi cứng Lỗi mềm Mã Hamming Tổ chức DRAM cải tiến Synchronous DRAM Rambus DRAM DDR SDRAM Cache DRAM + 40 Câu hỏi chương 5.1 Ô nhớ gì? Các đặc điểm nhớ bán dẫn gì? 5.2 Hai trạng thái thể DRAM? 5.3 Khác biệt DRAM SRAM gì? 5.4 So sánh DRAM SRAM đặc tính tốc độ, kích cỡ nhớ chi phí? 5.5 Kể vài ứng dụng ROM? 5.6 Phân biệt EPROM, EEPROM nhớ flash? 5.7 Giải thích chức chân Hình đóng gói chip 5.8 Bit chẵn lẻ gì? 5.9 Syndrome mã Hamming gì? 5.10 Điểm khác biệt SDRAM DRAM thông thường? ... 40 Câu hỏi chương 5. 1 Ơ nhớ gì? Các đặc điểm ô nhớ bán dẫn gì? 5. 2 Hai trạng thái thể DRAM? 5. 3 Khác biệt DRAM SRAM gì? 5. 4 So sánh DRAM SRAM đặc tính tốc độ, kích cỡ nhớ chi phí? 5. 5 Kể vài ứng... với nhớ Chip DRAM truyền thống bị hạn chế kiến trúc bên giao diện tới bus nhớ xử lý 28 SDRAM DDR-DRAM RDRAM Một số cải tiến kiến trúc DRAM bản: + Bảng 5. 3 Performance Comparison of Some DRAM Alternatives... phí? 5. 5 Kể vài ứng dụng ROM? 5. 6 Phân biệt EPROM, EEPROM nhớ flash? 5. 7 Giải thích chức chân Hình đóng gói chip 5. 8 Bit chẵn lẻ gì? 5. 9 Syndrome mã Hamming gì? 5. 10 Điểm khác biệt SDRAM DRAM
Ngày đăng: 28/10/2021, 12:22
Xem thêm:
