Giáo trình Kiến trúc máy tính

MỤC LỤC DANH MỤC HÌNH VẼ, BẢNG BIỂU DANH MỤC CÁC TỪ VIẾT TẮT 10 LỜI NÓI ĐẦU 11 CHƯƠNG 1: TỔNG QUAN 13 1.1 Máy tính phân loại máy tính 13 1.1.1 Máy tính 13 1.1.2 Phân loại máy tính 15 1.2 Kiến trúc máy tính 19 1.2.1 Kiến trúc tập lệnh 20 1.2.2 Mơ hình máy tính 22 1.2.3 Mơ hình phân lớp máy tính 24 1.2.4 Sơ đồ kiến trúc máy tính Von Neumann 24 1.3 Sự phát triển máy tính 26 1.3.1 Thế hệ (1946 - 1957) 26 1.3.2 Thế hệ thứ hai (1958 - 1964) 27 1.3.3 Thế hệ thứ ba (1965 - 1971) 28 1.3.4 Thế hệ thứ tư (1972 - nay) 29 1.3.5 Khuynh hướng 30 1.4 Hiệu máy tính 31 1.4.1 Hiệu máy tính P (Performance) 31 1.4.2 Tốc độ xung nhịp CPU 31 1.4.3 Thời gian thực CPU 32 1.4.4 Số chu kỳ cần thiết để thực lệnh 32 1.4.5 Số lệnh số chu kỳ lệnh 33 1.4.6 Số triệu lệnh thực giây 33 1.5 Các phương pháp vào liệu máy tính 34 1.5.1 Phương pháp thăm dò trạng thái thiết bị ngoại vi 34 1.5.2 Phương pháp sử dụng ngắt 34 1.5.3 Phương pháp truy cập nhớ trực tiếp DMA 35 1.5.4 Phương pháp sử dụng kênh liệu 35 1.6 Thiết kế số mạch logic đơn giản 35 1.6.1 Cổng Logic sở 35 1.6.2 Thiết kế mạch Logic 38 1.7 Hệ tổ hợp hệ dãy 40 1.7.1 Khái niệm hệ tổ hợp hệ dãy 40 1.7.2 Xây dựng cộng, trừ 40 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 45 Chương 2: THIẾT KẾ HỆ LỆNH 49 2.1 Giới thiệu dạng lệnh, kích thước mã lệnh 49 2.2 Số lượng lệnh cho Vi xử lý 49 2.3 Phân loại lệnh 50 2.3.1 Nhóm lệnh truyền liệu 50 2.3.2 Nhóm lệnh số học 53 2.3.3 Nhóm lệnh logic 56 2.3.4 Nhóm lệnh so sánh 59 2.3.5 Nhóm lệnh điều khiển chương trình 59 2.3.6 Các lệnh đặc biệt 62 2.4 Các phương pháp xác định địa 62 2.4.1 Định địa tức 63 2.4.2 Định địa ghi 63 2.4.3 Định địa trực tiếp 64 2.4.4 Định địa gián tiếp qua ghi 64 2.4.5 Định địa gián tiếp qua ngăn nhớ 65 2.4.6 Định địa dịch chuyển 65 2.5 Số lượng tham số lệnh 67 2.5.1 Hệ lệnh khơng có tham số 67 2.5.2 Hệ lệnh tham số 67 2.5.3 Hệ lệnh hai tham số 68 2.5.4 Hệ lệnh ba tham số 69 2.6 Quy trình thực lệnh 70 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 72 Chương 3: BỘ XỬ LÝ TRUNG TÂM CPU 75 3.1 Tổ chức CPU (Central Processing Unit) 75 3.2 Thiết kế đơn vị điều khiển 78 3.2.1 Thực vi chương trình 79 3.2.2 Thực kết nối cứng 80 3.3 Kỹ thuật đường ống Pipeline 80 3.3.1 Khái niệm Pipeline 81 3.3.2 Phân loại Pipeline 84 3.3.3 Các hazards kỹ thuật Pipeline 84 3.4 Kỹ thuật song song mức lệnh 94 3.4.1 Khái niệm vai trò kỹ thuật song song mức lệnh 94 3.4.2 Phụ thuộc song song mức lệnh 95 3.5 Bộ xử lý đa luồng đa lõi 97 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 99 Chương 4: THIẾT KẾ BỘ NHỚ 102 4.1 Mơ hình phân cấp nhớ 102 4.1.1 Sự cần thiết phân cấp nhớ 102 4.1.2 Quy tắc chung hệ thống phân cấp nhớ 102 4.1.3 Phần tử nhớ nhớ 103 4.2 Xây dựng nhớ 106 4.2.1 Các bước tiến hành xây dựng nhớ 106 4.2.2 Ví dụ minh họa 107 4.3 Bộ nhớ cache 110 4.3.1 Một số khái niệm 110 4.3.2 Tổ chức hoạt động nhớ cache 117 4.3.3 Các phương pháp ánh xạ 120 4.3.4 Các phương pháp thay liệu 127 4.4 Bộ nhớ ảo kỹ thuật phân trang 128 4.4.1 Sự cần thiết nhớ ảo 128 4.4.2 Bộ nhớ ảo kỹ thuật phân trang 129 4.4.3 Các phương pháp thay khung trang 131 4.5 Bộ nhớ ảo kỹ thuật phân đoạn 134 4.5.1 Khái niệm phân đoạn 134 4.5.2 Các chiến lược đặt phân đoạn vào nhớ 135 4.6 Ngắt loại trừ 135 4.6.1 Hiện tượng Ngắt (Interrupt) 135 4.6.2 Hiện tượng Loại trừ 137 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 138 Chương 5: HỆ THỐNG VÀO RA 141 5.1 Tổng quan hệ thống vào 141 5.1.1 Giới thiệu chung 141 5.1.2 Các thiết bị ngoại vi 141 5.1.3 Modul vào 143 5.2 Các phương pháp điều khiển vào 146 5.2.1 Vào chương trình 146 5.2.2 Vào điều khiển ngắt 148 5.2.3 Vào DMA 153 5.2.4 Kênh vào hay xử lý vào 154 5.3 Nối ghép thiết bị ngoại vi 155 5.3.1 Các kiểu nối ghép vào 155 5.3.2 Các cấu hình nối ghép 157 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 158 Chương 6: MỘT SỐ KIẾN TRÚC HIỆN ĐẠI 160 6.1 Phân loại Kiến trúc máy tính 160 6.1.1 SISD (Single Instruction Stream, Single Data Stream) 160 6.1.2 SIMD (Single Instruction Stream Multiple Data Stream) 160 6.1.3 MISD (Multiple Instruction Stream single Data Stream) 161 6.1.4 MIMD (Multiple Instruction Stream multiple Data Stream) 161 6.2 Kiến trúc RISC CISC 163 6.2.1 Kiến trúc RISC 163 6.2.2 Kiến trúc CISC 165 6.2.3 Sự khác biệt RISC CISC 166 6.3 Kiến trúc song song mạng liên kết 167 6.3.1 Song song mức lệnh song song mức luồng 167 6.3.2 Mạng liên kết 168 6.4 Một số kiến trúc tương lai 172 6.4.1 Kiến trúc IA - 64 172 6.4.2 Kiến trúc mạng nơ-ron 174 6.4.3 Kiến trúc Nehalem 174 6.4.4 Kiến trúc máy tính lượng tử 175 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG 177 TÀI LIỆU THAM KHẢO 179 DANH MỤC HÌNH VẼ, BẢNG BIỂU Hình 1.1 Mơ hình máy tính 23 Hình 1.2 Mơ hình phân lớp máy tính 24 Hình 1.3 Sơ đồ kiến trúc máy tính Von Neumann 25 Hình 1.4 Máy tính ENIAC (1946) 27 Hình 1.5 Máy tính DEC PDP-1 28 Hình 1.6 Máy tính DEC PDP-8 (1965) 28 Hình 1.7 Máy tính MITS Altair (1975) 29 Hình 1.8 Máy vi tính để bàn FPT eLead T7100 (2015) 29 Hình 1.9 Máy tính bảng iPad Air 2019 30 Hình 1.10 Chu kỳ xung nhịp CPU 31 Hình 1.11 Cổng Logic sở 35 Hình 1.12 Mạch Logic 40 Hình 1.13 Mạch cộng bán phần HA 41 Hình 1.14 Mạch cộng toàn phần FA 42 Hình 1.15 Mạch trừ bán phần HS 43 Hình 1.16 Mạch trừ tồn phần FS 44 Hình 2.1 Cấu trúc chung lệnh 49 Hình 2.2 Phương pháp định địa tức 63 Hình 2.3 Phương pháp định địa ghi 63 Hình 2.4 Phương pháp định địa trực tiếp 64 Hình 2.5 Phương pháp định địa gián tiếp qua ghi 65 Hình 2.6 Phương pháp định địa gián tiếp qua ngăn nhớ 65 Hình 2.7 Phương pháp định địa dịch chuyển 66 Hình 2.8 Quy trình thực lệnh 70 Hình 2.9 Sơ đồ quy trình thực lệnh pipeline 71 Bảng 2.1 Các ví dụ lệnh MOV 51 Bảng 2.2 Các dạng toán hạng lệnh ADD/SUB 54 Hình 3.1 CPU bus hệ thống 75 Hình 3.2 Cấu trúc bên CPU 76 Hình 3.3 Mơ hình kết nối ALU 77 Hình 3.4 Mơ hình kết nối đơn vị điều khiển 78 Hình 3.5 Đơn vị điều khiển vi chương trình 79 Hình 3.6 Đơn vị điều khiển kết nối cứng 80 Hình 3.7 Cơng đoạn pipeline 80 Hình 3.8 Cấu trúc pipeline 81 Hình 3.9 Mơ hình xung đột liệu 88 Hình 3.10 Hình ảnh chèn trễ 88 Hình 3.11 Chuyển tiếp liệu 89 Hình 3.12 Xung đột điều khiển 90 Bảng 3.1 Xung đột cấu trúc 86 Bảng 3.2 Thêm "Bubble" xử lý xung đột cấu trúc 86 Hình 4.1 Mơ hình phân cấp nhớ 102 Hình 4.2 Mơ hình nhớ hai cấp 103 Hình 4.3 Mơ hình nhớ ba cấp 103 Hình 4.4 Cấu tạo phần tử nhớ 103 Hình 4.5 Vận hành nhớ RAM 104 Hình 4.6 Xây dựng nhớ 1MB * bit từ IC 256KB * bit 108 Hình 4.7 Xây dựng nhớ 1MB * 32 bit từ IC 256KB * bit 109 Hình 4.8 Xây dựng nhớ 512KB * bit từ IC nhớ 256KB * bit 110 Hình 4.9 Hình ảnh vị trí cache 111 Hình 4.10 Hình ảnh dung lượng cache 112 Hình 4.11 Phân cấp nhớ cache 114 Hình 4.12 Mơ hình miêu tả Cache hit Cache miss 115 Hình 4.13 Mơ tả Cache page 117 Hình 4.14 Mơ hình hoạt động nhớ Cache 119 Hình 4.15 Sơ đồ thao tác đọc cache 119 Hình 4.16 Cấu tạo cache ánh xạ trực tiếp 120 Hình 4.17 Phương pháp ánh xạ trực tiếp 122 Hình 4.18 Các trường địa theo phương pháp ánh xạ trực tiếp 122 Hình 4.19 Cấu tạo cache ánh xạ liên kết toàn phần 123 Hình 4.20 Phương pháp ánh xạ liên kết toàn phần 124 Hình 4.21 Các trường địa theo phương pháp ánh xạ liên kết toàn phần 125 Hình 4.22 Cấu tạo cache ánh xạ liên kết tập hợp 125 Hình 4.23 Phương pháp ánh xạ liên kết tập hợp 126 Hình 4.24 Các trường địa theo phương pháp ánh xạ liên kết tập hợp đường 126 Hình 4.25 Lưu đồ minh họa nhớ ảo lớn nhớ vật lý 129 Hình 4.26 Giải thuật thay trang FIFO 131 Hình 4.27 Giải thuật thay trang tối ưu hóa 132 Hình 4.28 Giải thuật thay trang LRU 133 Hình 4.29 Phân loại ngắt 137 Bảng 4.1 Các kiểu nhớ bán dẫn 106 Hình 5.1 Mơ hình hệ thống vào 142 Hình 5.2 Sơ đồ khối thiết bị ngoại vi 143 Hình 5.3 Sơ đồ khối Modul vào 146 Hình 5.4 Quá trình xử lý ngắt đơn giản 149 Hình 5.5 Kỹ thuật thăm dị phần mềm 151 Hình 5.6 Kỹ thuật chuỗi Daisy 152 Hình 5.7 Kỹ thuật nhiều đường ngắt 152 Hình 5.8 Sơ đồ khối DMA 153 Hình 5.9 Giao tiếp song song 156 Hình 5.10 Giao tiếp nối tiếp 156 Hình 6.1 Mơ hình máy tính SISD 160 Hình 6.2 Mơ hình máy tính SIMD 161 Hình 6.3 Mơ hình máy tính MISD 161 Hình 6.4 Mơ hình máy tính MIMD 162 Hình 6.5 Mạng liên kết tuyến tính xử lý 169 Hình 6.6 Mạng liên kết vòng với xử lý 170 Hình 6.7 Mạng liên kết phi tuyến với N=8 170 Hình 6.8 Cách biểu diễn khác mạng liên kết phi tuyến 171 Hình 6.9 Lưới hai chiều khơng có kết nối bao quanh có kết nối bao quanh 171 Hình 6.10 Mạng liên kết siêu khối với xử lý 172 Hình 6.11 Định dạng lệnh kiến trúc IA - 64 173 Hình 6.12 Dạng tổng quát lệnh gói lệnh 173 Hình 6.13 Mơ tả trường lệnh (41 bit) 174 Bảng 6.1 Bảng so sánh kiến trúc RISC CISC 166 DANH MỤC CÁC TỪ VIẾT TẮT STT Từ viết tắt Diễn giải ENIAC Electronic Numerical Integrator and Computer IAS Princeton Institute for Advanced Studies ALU Arithmetic And Logic Unit IC Integrated Circuit SSI Small Scale Integration MSI Medium Scale Integration LSI Large Scale Integration VLSI Very Large Scale Integration ASIMO Advanced Step Innovative Mobility 10 RISC Reduced Instructions Set Computer 11 CISC Complex Instruction Set Computer 12 MAR Memory Address Register 13 MBR Memory Buffer Register 14 PCU Power Control Unit 15 IA Intel Itanium 10 6.2.2 Kiến trúc CISC (Complex Instruction Set Computer - Máy tính với tập lệnh phức tạp) Kiến trúc có đặc điểm sau: - - Tập lệnh lớn với nhiều lệnh phức tạp Nguyên lý giải mã lệnh phức tạp xuất phát từ nhu cầu câu lệnh hỗ trợ nhiều chế độ địa Đơn giản hóa trình dịch Chương trình nhỏ nhanh Số lượng ghi mục đích chung ít, lệnh hoạt động trực tiếp nhớ, không gian nhớ dùng làm ghi mục đích chung bị hạn chế Có nhiều ghi sử dụng với mục đích đặc biệt trỏ ngăn xếp, xử lý gián đoạn… Điều đơn giản hóa việc thiết kế phần cứng tiêu tốn chi phí lệnh phức tạp Thông thường câu lệnh tốn chu kỳ để xử lý, độ dài câu lệnh không cố định Song song hóa phức tạp Một số xử lý dựa kiến trúc CISC: - IBM 370/168 công bố năm 1970 với xử lý 32 bit ghi dấu phẩy động 64 bit VAX 11/780 xử lý 32 bit, hỗ trợ nhiều chế độ định địa mã máy Intel 80486 công bố vào năm 1989 với 235 câu lệnh Những nhà thiết kế vi xử lý cố gắng để lệnh thực nhiều chức tốt Điều dẫn đến lệnh làm tất công việc Cũng lệnh lại đọc số từ ghi số lại từ nhớ sau lưu kết vào nhớ Khuynh hướng thiết kế vi xử lý gọi Complex Instruction Set Computer - CISC Điểm khác biệt thực RISC so với CISC nguyên tắc thực thứ ghi, đọc lưu liệu vào ghi Điểm khác biệt thứ hai: đơn vị logic chip RISC cần transistor so với chip CISC Điều giúp người thiết kế có nhiều linh hoạt như: tăng số lượng ghi; sử dụng phương pháp tối ưu để tăng mức độ xử lý song song bên CPU (pipeline, superscalar); tăng kích thước cache; thêm tính I/O, timer…; thêm xử lý vector; tận dụng dây chuyền công nghệ cũ (trong với CISC điều khó khăn kích thước chip lớn hơn); cung cấp chip cho ứng dụng có yêu cầu cao thời gian sử dụng pin kích thước chip Chip CISC thiết kế nhằm tạo thuận lợi cho nhà lập trình ứng dụng cách rút gọn nhiều câu lệnh đơn giản, thông dụng thành câu lệnh thực thi dài Điều làm cho CISC xử lý chậm lại đạt yếu tố thân thiện Ở mặt khác, RISC nhanh thân thiện hơn, câu lệnh đơn giản RISC phục vụ cho mục đích hẹp cụ thể, thực nhanh lệnh tiến hành song song RISC địi hỏi nhà lập trình phải kiên nhẫn, giỏi trình biên dịch tối ưu kỹ lưỡng 165 6.2.3 Sự khác biệt RISC CISC - - - STT Trong RISC kích thước tập lệnh nhỏ CISC kích thước tập lệnh lớn RISC sử dụng định dạng cố định (32 bit) chủ yếu hướng dẫn dựa đăng ký CISC sử dụng định dạng biến phạm vi từ 16-64 bit cho lệnh RISC sử dụng đồng hồ đơn chế độ địa giới hạn Mặt khác, CISC sử dụng nhiều chế độ địa 12 đến 24 đồng hồ Số lượng ghi mục đích chung mà RISC sử dụng nằm khoảng từ 32192 Ngược lại, kiến trúc CISC sử dụng 8-24 GPR Cơ chế nhớ đăng ký để đăng ký sử dụng RISC với hướng dẫn LOAD STORE độc lập Ngược lại, CISC sử dụng nhớ vào chế nhớ để thực hoạt động, nữa, kết hợp hướng dẫn LOAD STORE RISC phân chia liệu thiết kế đệm hướng dẫn Đối với, CISC sử dụng đệm hợp cho liệu hướng dẫn, thiết kế sử dụng đệm tách Hầu hết điều khiển CPU RISC gắn cứng mà khơng có nhớ điều khiển Ngược lại, CISC mã hóa sử dụng nhớ điều khiển (ROM), CISC đại sử dụng điều khiển cứng Cơ sở để so sánh RISC CISC Nhấn mạnh Phần mềm Phần cứng Bao gồm Đồng hồ đơn Đồng hồ nhiều Kích thước tập lệnh Nhỏ bé Lớn Định dạng hướng Định dạng cố định (32 bít) dẫn Các định dạng khác (16 - 64 bit lệnh) Chế độ địa Giới hạn - chế độ sử dụng 12 - 24 chế độ Thiết kế nhớ Tách đệm liệu đệm Bộ nhớ cache thống cache hướng dẫn cho hướng dẫn liệu Chu kỳ theo hướng Chu kỳ đơn cho tất hướng CPI từ - 15 dẫn dẫn, CPI trung bình < 1.5 Điều khiển CPU Hardwired mà khơng kiểm sốt Mã hóa sử dụng nhớ nhớ điều khiển (ROM) Bảng 6.1 Bảng so sánh kiến trúc RISC CISC 166 6.3 Kiến trúc song song mạng liên kết 6.3.1 Song song mức lệnh song song mức luồng 6.3.1.1 Song song mức lệnh Với kiến trúc song song mức lệnh số lượng song song khối bản, dịng lệnh khơng có rẽ nhãnh ngoại trừ đầu vào rẽ nhánh Đối với chương trình MIPS bình thường tần suất nhánh động thường từ 15% đến 25%, có nghĩa từ bốn đến bảy lệnh thực hai lệnh rẽ nhánh Vì lệnh phụ thuộc vào lệnh khác số lượng gối lên mà tận dụng khối nhiều so với kích thức trung bình khối Để đạt tăng hiệu đáng kể, phải tận dụng ILP (Instruction Level Parallelism) nhiều khối Cách đơn giản phổ biến để tăng số lượng song song lệnh tận dụng song song lần lặp Kiểu song song gọi song song mức lặp (loop-level) Đây ví dụ đơn giản vịng lặp dùng để cộng hai mảng 1000 phần tử thực song song hoàn toàn: tất bước lặp vịng lặp gối lên với bước lặp khác mặc dùng bước lặp lệnh khó gối lên for (i=1; i1} Một mạng liên kết M tốt có đường kính nhỏ, bậc lớn xử lý mạng nhỏ thông lượng hai tập mạng lớn Tuy nhiên, thực tế mạng liên kết đáp ứng đủ ba tiêu chuẩn Có hai nhóm mạng liên kết là: tĩnh động Những mạng liên kết tĩnh cung cấp kết nối cố định thành phần (các nhớ xử lý) Ngược lại, mạng liên kết động cấu hình lại Trong loại mạng liên kết này, kết nối thiết lập cách tạo tập hợp hộp chuyển mạch Sau số mơ hình mạng liên kết cụ thể hai nhóm mạng đặc điểm mơ hình Mỗi mạng liên kết thể đồ thị, đỉnh biểu diễn xử lý cạnh biểu diễn cho đường truyền thông cặp xử lý 6.3.2.1 Mạng liên kết tuyến tính (Linear) Trong mơ hình xử lý xếp theo thứ tự tăng dần từ đến p-1 Trừ xử lý cuối cùng, xử lý có hai láng giềng xử lý liền trước liền sau Mơ hình dùng phổ biến giới cơng việc mang tính lý thuyết đơn giản P0 P1 P2 P3 P4 P5 Hình 6.5 Mạng liên kết tuyến tính xử lý Đặc điểm: Cấu trúc đơn giản, liệu phải truyền qua số xử lý đến đích, gây tình trạng trì hỗn tắc nghẽn liên lạc dài, đặc biệt xử lý cuối Mạng liên kết tuyến tính với N xử lý có bậc đường kính O(N) 169 6.3.2.2 Mạng liên kết dạng vịng (Ring) Mạng liên kết dạng vịng tổ chức cách nối xử lý với xử lý cuối với Liên kết vịng theo hướng theo hai hướng Nghĩa việc liên lạc cấu trúc vịng thiết lập theo hướng hai hướng P0 P1 P2 P3 P4 P5 Hình 6.6 Mạng liên kết vịng với xử lý Đặc điểm: cấu trúc vịng gây trì hỗn liên lạc dài thành phần Mạng liên kết dạng vịng có bậc đường kính O(N) 6.3.2.3 Mạng liên kết trao đổi phi tuyến (Shuffle Exchange) Giả sử có N xử lý P0, P2,…, PN-1 với N luỹ thừa Trong mạng liên kết trao đổi phi tuyến hoàn chỉnh, từ xử lý Pi có đường truyền thơng chiều tới xử lý Pj với điều kiện: Nếu  i  N/2 -1 2i 2i   N j=  Nếu N/2  i  N -1 Hình sau mơ tả mạng liên kết phi tuyến hồn chỉnh với N=8 kết nối phi tuyến biểu diễn đường mũi tên nét liền, kết nối trao đổi biểu diễn đường nét liền Nói chung mạng liên kết phi tuyến hoàn chỉnh kết nối nút i với nút 2i mod (N-1), ngoại trừ nút N-1 nối với P0 P1 P2 P3 P4 P5 P6 P7 Hình 6.7 Mạng liên kết phi tuyến với N=8 Một cách khác để biểu diễn mạng liên kết phi tuyến biểu diễn xử lý số nhị phân, xử lý Pi kết nối với xử lý Pj biểu diễn nhị phân j thu cách dịch trái bit biểu diễn nhị phân i Ví dụ xử lý P010 kết nối với xử lý P100 100 thu cách dịch trái bit từ 010 Cách biểu diễn thể hình sau 170 P000 P000 P001 P001 P010 P010 P011 P011 P100 P100 P101 P101 P110 P110 P111 P111 Hình 6.8 Cách biểu diễn khác mạng liên kết phi tuyến Đặc điểm: mạng liên kết dạng trao đổi phi tuyến có bậc đường kính O(log N) 6.3.2.4 Mạng liên kết lưới hai chiều (Two-Dimensional Mesh) Trong mạng liên kết dạng xử lý xếp thành ma trận hai chiều Mỗi xử lý kết nối với bốn láng giềng (trên, dưới, trái, phải) Khơng có quy luật chung cho kết nối biên Nó tuỳ thuộc vào cấu trúc song song Trong cột xử lý cuối kết nối với xử lý đầu tiên, xử lý lề phải hàng kết nối với xử lý lề trái hàng Một số biến thể mạng lưới hai chiều cho phép kết nối bao quanh xử lý cạnh lưới, ví dụ xử lý hàng cột Đặc điểm: cấu trúc lưới tổng quát lên nhiều hai chiều Trong lưới q chiều, xử lý kết nối với hai xử lý láng giềng chiều, xử lý biên có kết nối Bậc đường kính mạng liên kết lưới hai chiều O(N / ) Hình 6.9 Lưới hai chiều khơng có kết nối bao quanh có kết nối bao quanh 171 6.3.2.5 Mạng liên kết siêu khối (hypercube or n-cube) Giả sử có N xử lý với N luỹ thừa 2: N=2 q , q  Nếu xử lý kết nối với q láng giềng ta thu siêu khối q chiều, nghĩa xử lý có bậc q Một siêu khối q chiều thu cách kết nối xử lý tương ứng hai siêu khối q/2 chiều Theo hình thức, mạng liên kết N xử lý gọi mạng siêu khối nhị phân, cho N xử lý gắn nhãn chuỗi nhị phân có giá trị từ tới N-1, hai xử lý gọi kề (kết nối với nhau) nhãn chúng khác vị trí bit, tức khác luỹ thừa hai Hình sau mơ tả hai mạng liên kết siêu khối với =8 = 16 xử lý P110 P111 P010 P011 P100 P101 P001 P000 P001 Hình 6.10 Mạng liên kết siêu khối với xử lý Đặc điểm: hypercube kiểu tổ chức xử lý dùng phổ biến số công ty Intel Corporation, NCUBE Corporation, Thinking Machine Corporation FPS Bậc đường kính mơ hình mạng liên kết siêu khối O(log N) 6.4 Một số kiến trúc tương lai 6.4.1 Kiến trúc IA - 64 Kiến trúc IA - 64 kiến trúc giới thiệu năm gần Kiến trúc sản phẩm kết hợp nghiên cứu hai công ty máy tính hàng đầu giới Intel, HP (Hewlett Packard) số trường đại học Kiến trúc dựa phát triển cơng nghệ mạch tích hợp kỹ thuật xử lý song song Kiến trúc IA-64 giới thiệu khởi đầu quan trọng kỹ thuật siêu vô hướng - kỹ thuật xử lệnh song song (EPIC: Expicitly Parallel Intruction Computing) - kỹ thuật ảnh hưởng nhiều đến phát triển xử lý Sản phẩm thuộc kiến trúc xử lý Itanium a) Đặc trưng kiến trúc IA-64 - Cơ chế xử lý song song song song lệnh mã máy (EPIC) thay xử lý song song hệ thống đa xử lý Các lệnh dài hay dài (LIW hay VLIW) Các lệnh rẽ nhánh xác định (thay đoán lệnh rẽ nhánh kiến trúc trước) 172 - Nạp trước lệnh (theo suy đoán) Các đặc trưng tổ chức xử lý theo kiến trúc IA-64: - - Có nhiều ghi: số lượng ghi xử lý kiến trúc IA-64 256 ghi Trong đó, 128 ghi tổng qt (GR) 64 bit cho tính tốn số nguyên, luận lý; 128 ghi 82 bit (FR) cho phép tính dấu chấm động liệu đồ hoạ; ngồi ra, cịn có 64 ghi thuộc tính (PR)1 bit để thuộc tính lệnh thi hành Nhiều thi hành lệnh: nay, máy tính có tám hay nhiều thi hành lệnh song song Các thi hành lệnh chia thành bốn kiểu: o Kiểu I (I-Unit): dùng xử lý lệnh tính tốn số ngun, dịch, luận lý, so sánh, đa phương tiện o Kiểu M (M-Unit): Nạp lưu trữ ghi nhớ thêm vào vài tác vụ ALU o Kiểu B (B-Unit): Thực lệnh rẽ nhánh o Kiểu F (F-Unit): Các lệnh tính tốn số dấu chấm động b) Định dạng lệnh kiến trúc IA-64 Kiến trúc IA-64 định nghĩa gói (buldle) 128 bit chứa ba lệnh (mỗi lệnh dài 41 bit) trường mẫu (template field) bit Bộ xử lý lấy hay nhiều gói lệnh thi hành lúc Trường mẫu (template field) chứa thông tin lệnh thực song song Các lệnh bó lệnh độc lập Bộ biên dịch xếp lại lệnh gói lệnh kề theo thứ tự để lệnh thực song song Trong lệnh, mã lệnh có bit 16 khả để thi thi hành lệnh bit ghi thuộc tính dùng với lệnh Tuy nhiên, mã tác vụ cịn tuỳ thuộc vào vị trí lệnh bên gói lệnh, khả thi hành lệnh nhiều số mã tác vụ 128 - bit bundle instruction slot 41 instruction slot instruction slot template 41 41 Hình 6.11 Định dạng lệnh kiến trúc IA - 64 41 - bit instruction Major opcode PR 31 Hình 6.12 Dạng tổng quát lệnh gói lệnh 173 Major opcode other modifying bits 10 GR GR GR PR 7 Hình 6.13 Mơ tả trường lệnh (41 bit) PR: Predicate register GR: General hay Floating-point 6.4.2 Kiến trúc mạng nơ-ron Mạng nơ-ron AI- Artifician Neutral Network - Máy tính dạng nơ-ron nhân tạo Thơng thường, mạng nơ-ron bao gồm nhiều nhóm nơ-ron kết nối vật lý với có liên quan với chức Một nơ-ron đơn nối với nhiều nơ-ron khác tổng số nơ-ron kết nối mạng giá trị lớn Các kết nối, gọi khớp thần kinh (synapses), thường nối từ axon tới tế bào tua gia thần kinh (dendrite), có vi mạch dendrodentritic kết nối khác Ngồi tín hiệu điện, cịn có dạng tín hiệu khác phát sinh từ việc khuyếch tán chất dẫn chuyền xung động thần kinh (neurotransmitter) Chúng có ảnh hưởng tín hiệu điện Do vậy, mạng sinh học khác, mạng nơ-ron vô phức tạp Trong nay, dù chưa đạt mô tả chi tiết hệ thần kinh, người ta ngày hiểu rõ chế 6.4.3 Kiến trúc Nehalem Đại diện cho kiến trúc Nehalem hai xử lý điển hình Intel Core i7 965 Core i7 920 Bên cạnh hiệu cao, hai xử lý cung cấp cho người dùng cơng nghệ mẻ hữu ích, chúng có cache L2 riêng cho nhân (dung lượng 256KB, độ trễ thấp) Ngồi ra, nhân xử lý cịn thực việc lấy lệnh trao đổi liệu cache L3 dung lượng cho phép lên đến 8MB Kiến trúc Nehalem, Intel thiết kế hai tuyến bus riêng biệt Cụ thể, để “liên kết” đến thiết bị ngoại vi card đồ họa, đĩa cứng hai BXL Intel Core i7 965 920 cung cấp tuyến bus Intel QuickPath Interconnect (Intel QPI) với tốc độ giao tiếp đạt đến 6,4GT/s (Core i7 965) 4,8GT/s (Core i7 920) Việc giao tiếp nhớ chip điều khiển nhớ tích hợp (chỉ hỗ trợ loại DDR3) xử lý thực tuyến bus hoàn toàn độc lập với Intel QPI Ngoài ra, kiến trúc Nehalem chuẩn bị cho nguời dùng “bộ sưu tập” công nghệ hữu ích Đầu tiên, bạn gặp lại công nghệ siêu phân luồng (Hyper Threading) quen thuộc với người dùng từ thời xử lý Intel Pentium Với công nghệ này, nhân xử lý hoạt động đồng thời với hai luồng xử lý, nghĩa hai xử lý Nehalem bốn nhân cung cấp cho nguời dùng luồng xử lý đồng thời để giải ứng dụng Để thực yêu cầu tiết kiệm lượng, Intel đưa vào xử lý cơng nghệ Power Gates giúp loại bỏ dòng điện rò nhân đặt trạng thái nghỉ đưa điện áp mức gần Bên cạnh đó, Intel tích hợp vào xử lý Nehalem chip điều khiển lượng PCU (Power Control Unit) để sử dụng hiệu điện nhân Đây điểm 174 định cho cơng nghệ Turbo Boost PCU điều khiển thành phần điện năng, xung nhịp cảm ứng trạng thái nhân cách độc lập Khi yêu cầu tải công việc cao chưa tới mức cần phải “bật” thêm nhân mới, nhân xử lý hoạt động “đẩy” xung nhịp lên mức cao để gánh vác phần việc Do đó, nhân xử lý Nehalem hoạt động mức xung nhịp khác Một số điểm khác dòng xử lý Nehalem cần đề cập đến tập lệnh đa phương tiện SSE4.2 với thêm lệnh bổ sung giúp cải thiện khả xử lý văn bản, chuỗi hay số ứng dụng đặc trưng; cải tiến cơng nghệ ảo hóa (Intel Vitualization) để máy ảo hoạt động hiệu Sau xuất xử lý kiến trúc Core có hiệu cao, kiến trúc Nehalem Intel tiếp tục đem đến cho người dùng hệ xử lý với hiệu cải thiện đáng kể, minh chứng kết thử nghiệm vượt trội so với xử lý theo kiến trúc Core cũ Bên cạnh đó, xử lý Nehalem đem đến cho người dùng công nghệ tiết kiệm điện năng, ảo hóa hay cải tiến mặt thiết kế Nhờ đó, với bo mạch chủ chipset Intel X58, xử lý Nehalem góp phần đem đến cho người dùng hệ thống máy tính có ưu lớn sức mạnh xử lý độ ổn định, đáp ứng tốt yêu cầu làm việc giải trí người dùng 6.4.4 Kiến trúc máy tính lượng tử Các nhà khoa học phát triển kỹ thuật khai thác hành vi điện tử, tập trung vào spin thay điện tích Electron, hay cịn gọi điện tử hạt sơ cấp có vai trị vơ quan trọng Bạn có biết tất thiết bị điện tử ngày nay, theo tên chúng, khai thác tính chất điện electron Chúng ta sản xuất điện, chế tạo bóng đèn, điện thoại, máy tính dựa vào điều Nhưng electron thân chúng khơng có tính chất điện Khai thác đặc trưng lại điện tử mở nhiều hướng ứng dụng vơ tuyệt vời Đó điều mà nhóm nhà khoa học quốc tế Phịng thí nghiệm Berkeley, Hoa Kì làm Họ phát triển kỹ thuật để khai thác hành vi điện tử, tập trung vào spin thay điện tích Điều hứa hẹn mở kiến trúc máy tính truyền thơng tin lượng tử Trong gây sốc vật liệu silic đặc thù vi sóng, nhà nghiên cứu nhận spin điện tử chúng nhanh chóng bị thay đổi Nó nhanh chóng chuyển từ trạng thái kích thích xuống trạng thái bản, đồng thời phát photon ánh sáng Spin khái niệm vật lý đặc trưng điện tử Nó nhận hai giá trị Vì vậy, hình dung spin giống đồng xu sấp ngửa Đặc trưng dẫn đến ý tưởng sử dụng spin để miên tả bit máy tính Đây điều thú vị Hãy thử tưởng tượng điện tử đồng xu Máy tính ngày miêu tả bit liệu cách đóng mở dịng điện transistor siêu nhỏ Mặc dù vậy, giống bạn phải ném hàng ngàn đồng xu qua khoảng cách cực lớn để mô tả bit Với spin, bạn đơn lật chỗ hai mặt đồng xu để thể bit khác Mặc dù vậy, việc lật đồng xu spin không đơn giản Hiệu ứng xảy 175 tự nhiên 10.000 năm Tuy nhiên, nghiên cứu này, nhà khoa học khiến việc diễn giây “Nó giống nghệ sĩ tung hứng ném bóng lên trời rơi xuống với tốc độ nhanh gấp 1.000 lần Cùng với phát luồng ánh sáng”, Thomas Schenkel, nhà vật lý làm việc Bộ phận Công nghệ gia tốc Ứng dụng vật lý thuộc Berkeley Lab cho biết “Kết chúng tơi quan trọng cho việc xử lí thơng tin lượng tử”, Patrice Bertet, người dẫn đầu thí nghiệm Ủy ban Năng lượng nguyên tử Pháp (CEA) cho biết “Thật vậy, móng hướng tới kết hợp mạnh mẽ spin điện tử với photon, mà hình thành sở kiến trúc máy tính lượng tử mới” Trong máy tính ngày nay, thông tin lưu trữ bit riêng lẻ Mỗi bit gán giá trị Máy tính lượng tử hứa hẹn mạnh mẽ gấp nhiều lần, sử dụng loại khác bit có tên qubit Một qubit lúc nhận hai giá trị 1, theo hiệu ứng kì lạ học lượng tử Nếu xây dựng mảng liên kết qubit, máy tính lượng tử có khả thực rất nhiều tính tốn lúc Nghiên cứu spin điện tử đóng vai trị qubit, photon vi sóng phát làm việc cách thức truyền thông tin Kết hợp lại, có kiến trúc máy tính lượng tử “Những chúng tơi cần làm kết nối spin với nhau”, Morton nói “Chúng tơi cần phải kết cặp qubit với muốn thực tính tốn” Để làm điều này, nhà nghiên cứu thực thí nghiệm sở CEA, Pháp Họ sử dụng tinh thể siêu tinh khiết silic, sau pha tạp với số nguyên tử bismuth Schenkel mô tả công việc giống bạn cố ép bóng bowling vào mạng lưới bóng bàn Sau đó, mạch siêu dẫn nhơm tạo dể hình thành khoang cộng hưởng cho phép điều chỉnh xác vi sóng phát Đồng xu spin điện tử bismuth lúc trạng thái lật Khi trình phát vi sóng bắt đầu, khoang cộng hưởng nhơm tinh chỉnh trạng thái đó, đồng xu spin bị lật úp trở lại, đồng thời phát photon ánh sáng Các khoa học cho biết nghiên cứu họ ý nghĩa với việc phát triển máy tính lượng tử Hiệu ứng giúp nâng cao chất lượng kỹ thuật chụp cộng hưởng từ MRI, ứng dụng y tế, nghiên cứu cấu trúc vật liệu phân tử sinh học Bertet nói nhóm nghiên cứu tiếp tục rút ngắn thời gian lật spin xuống cỡ mili giây Khi đó, “điều mở đường cho nhiều ứng dụng nữa” 176 CÂU HỎI ÔN TẬP VÀ BÀI TẬP CHƯƠNG ***** Câu hỏi hướng dẫn ôn tập, thảo luận Câu Phân loại kiến trúc song song theo Mycheal Flynn? Câu Vẽ sơ đồ kiến trúc Single Instruction Stream, Single Data Stream? Câu Vẽ sơ đồ kiến trúc Single Instruction Stream, Multiple Data Stream? Câu Vẽ sơ đồ kiến trúc Multiple Instruction Stream, Single Data Stream? Câu Vẽ sơ đồ kiến trúc Multiple Instruction Stream, Multiple Data Stream? Câu Trình bày kiến trúc song song mức lệnh song song mức luồng? Câu Các ví dụ siêu máy tính dùng kỹ thuật xử lý song song? Câu Kiến trúc RISC gì? Phân tích đặc trưng máy tính dùng kiến trúc RISC? Câu Kiến trúc CISC gì? Phân tích đặc trưng máy tính dùng kiến trúc CISC? Câu 10 So sánh đặc tính khác kiến trúc RISC CISC? Câu 11 Mạng liên kết có dạng nào? Nêu đặc trưng điển hình dạng? Câu 12 Trình bày số kiến trúc tương lai mà em biết? Câu hỏi trắc nghiệm Câu Có mơ hình kiến trúc máy tính dựa vào phân loại Flynn A B C D Câu Mơ hình SISD có đơn vị điều khiển tín hiệu A B C n D Câu Mơ hình SISD có đơn vị xử lý số học A B C D n C D n Câu Mơ hình SIMD có đơn vịđiều khiển A B Câu Mơ hình SIMD có đơn vị xử lý số học A B C D n Câu Mơ hình MISD có đơn vị điều khiển A B C D n Câu Mơ hình MISD có đơn vị xử lý số học A B C D n Câu Mơ hình MIMD có đơn vị điều khiển A B C n D.3 Câu Mơ hình MIMD có đơn vị xử lý số học 177 A n B C D Câu 10 Mục đích xử lý song song A Làm giảm thời gian tính tốn hệ thống B Giải tốn có kích thước liệu lớn C Giải tốn có độ phức tạp cao D Làm giảm thời gian tính tốn hệ thống, giải tốn có kích thước liệu lớn, giải tốn có độ phức tạp cao Câu 11 Để tăng cường hiệu máy tính, người ta nghĩ tới giải pháp song song cách: A Tăng số lượng nhớ B Tăng tốc độ xử lý C Tăng số lượng xử lý D Tăng thiết bị vào Câu 12 SIMD thuộc loại máy tính: A Một dòng lệnh, dòng số liệu B Nhiều dòng lệnh, dòng số liệu C Một dòng lệnh, nhiều dòng số liệu D Nhiều dòng lệnh, nhiều dòng số liệu Câu 13 MIMD thuộc loại máy tính: A Nhiều dòng lệnh, nhiều dòng số liệu B Một dòng lệnh, nhiều dòng số liệu C Nhiều dòng lệnh, dòng số liệu D Một dòng lệnh, dòng số liệu Câu 14 MISD thuộc loại máy tính: A Nhiều dòng lệnh, nhiều dòng số liệu B Một dòng lệnh, nhiều dòng số liệu C Nhiều dòng lệnh, dòng số liệu D Một dòng lệnh, dòng số liệu Câu 15 SISD thuộc loại máy tính: A Nhiều dịng lệnh, nhiều dòng số liệu B Một dòng lệnh, nhiều dòng số liệu C Nhiều dòng lệnh, dòng số liệu D Một dòng lệnh, dòng số liệu 178 TÀI LIỆU THAM KHẢO [1] Tiến sĩ Nguyễn Kim Khánh: giảng Kiến trúc máy tính trường Đại học Bách Khoa Hà Nội 2015 [2] Nguyễn Đình Việt: Kiến trúc máy tính Nhà xuất Đại học Quốc Gia Hà Nội 2010 [3] Tiến sĩ Trần Công Hùng: Kiến trúc máy tính tiên tiến Nhà xuất Thơng tin truyền thông 2011 [4] Báo cáo Cấu trúc bảo trì hệ thống - ĐH Kỹ thuật hậu cần CAND [5] John L Henness & David A Patterson Computer Architecture A Quantitative Approach 2006 (4th edition) [6] William Stallings Computer Organization and Architecture Designing for Performance - 2009 (6th edition) [7] David A Patterson & Jonhn L Hennessy Computer Organization and design: The hardware/Software Interface 2005 (3th edition).Patterson, Hennessy - Computer Organization and Design; The Hardware-Software Interface, 2E (Morgan Kaufman, 1997).pdf [8] David Tarnoff: Computer Organization and Design Fundamentals 2007 Revised First Edition.pdf 179 ... 1.2 Kiến trúc máy tính Kiến trúc máy tính (Computer architecture) khái niệm trừu tượng hệ thống tính tốn quan điểm người lập trình người viết chương trình dịch Nói cách khác, kiến trúc máy tính. .. cấu trúc máy tính mà người lập trình ngơn ngữ máy phải hiểu để viết chương trình chuẩn cho máy Ngơn ngữ mà máy tính nhận dạng chạy ngơn ngữ máy kiến trúc tập lệnh Kiến trúc tập lệnh mô tả máy. .. hệ máy tính thấp việc thiết kế tổ chức kiến trúc máy tính có nhiều tương tác [1] 1.2.1 Kiến trúc tập lệnh Thuật ngữ kiến trúc tập lệnh dùng để tập lệnh mà người lập trình nhìn thấy thực Kiến trúc