Đồ án thiết kế hệ thống nhúng, học viện công nghệ bưu chính viễn thông (12)

BÁO CÁO MÔN HỌC ĐỒ ÁN THIẾT KẾ HỆ THỐNG NHÚNG Đề tài TÌM HIỂU VỀ VI ĐIỀU KHIỂN STM32WL5x Giảng viên hướng dẫn: Thầy Nguyễn Ngọc Minh Nhóm 11   – Lê Thành Thái – B17DCDT167 – Đỗ Tuấn Anh – B17DCDT007 – Bùi Quang Khải – B17DCCDT099 NỘI DUNG CHƯƠNG 1: TỔNG QUAN VI ĐIỀU KHIỂN STM32WL5x CHƯƠNG 2: THÔNG SỐ KỸ THUẬT CHƯƠNG 3: ỨNG DỤNG VI ĐIỀU KHIỂN STM32WL5x CHƯƠNG 1: TỔNG QUAN VI ĐIỀU KHIỂN STM32WL5x STMicroelectronics gần mắt MCU (Micro Controller Unit – vi điều khiển) không dây STM32WL5x, phiên cập nhật vi điều khiển không dây STM32WL Điểm thu hút kiến trúc lõi kép , cung cấp tính bảo mật linh hoạt nhiều so với chip tiền nhiệm Bằng cách tận dụng tính hai MCU dựa ARM, chip thiết kế cho ứng dụng thành phố thông minh nông nghiệp thông minh Nhu cầu kiến trúc lõi kép xuất ứng dụng lớn bao gồm nhiều giao thức yêu cầu cập nhật thường xuyên Dòng STM32WL5x (M4 M0 + lõi kép) bao gồm nhiều tính giao tiếp đa dạng, tối ưu hóa mức tiêu thụ điện năng, nhiều chế độ lượng thấp để tối đa hóa tuổi thọ pin Vì tính vậy, đóng vai trị tảng tuyệt vời đơn giản cho ứng dụng dựa giao tiếp khơng dây Điều mang lại cho lợi so với MCU có sẵn khác Hình bo mạch sử dụng STM32WL5X thực tế Bo mạch STM32WL55 Nucleo STM32Cube Ecosystem tạo thành công cụ phát triển phần cứng phần mềm quán để bắt đầu phát triển ứng dụng bạn cách nhanh chóng dễ dàng Được tích hợp hồn tồn STM32Cube Ecosystem, STM32WL55JC Nucleo kèm với công cụ phát triển tài ngun phần mềm nhúng tồn diện Dịng STM32WL tương thích với cơng cụ khởi tạo, cấu hình tạo mã STM32CubeMX MCU với phần mềm STM32CubeMonitor để kiểm tra xác nhận hiệu suất RF Ngoài trình gỡ lỗi tích hợp giúp phát triển kiểm tra ứng dụng dựa ví dụ có, bo mạch STM32WL55 Nucleo cung cấp nhiều tùy chọn cấp nguồn bên trong, bao gồm đầu nối STLINK USB CHƯƠNG 2: THƠNG SỐ KỸ THUẬT 10 Arm® Cortex® - M4 32-bit - Arm Cortex-M4 xử lý cho hệ thống nhúng Nó phát triển để cung cấp tảng chi phí thấp đáp ứng nhu cầu triển khai MCU, với số lượng pin giảm mức tiêu thụ điện thấp, đồng thời mang lại hiệu suất tính tốn vượt trội phản ứng nâng cao ngắt - Bộ xử lý hỗ trợ lệnh DSP cho phép xử lý tín hiệu hiệu thực thi thut toỏn phc 13 ã Armđ Cortexđ - M0+ 32-bit - Arm Cortex-M0 + xử lý vào cho hệ thống nhúng Nó phát triển để cung cấp mức tiêu thụ điện thấp dòng Cortex-M, đồng thời mang lại hiệu suất tính tốn tốt phản ứng với ngắt - Bộ xử lý Arm Cortex-M0 + 32-bit RISC có tính hiệu tốt với mức tiêu thụ điện cực thấp, kết hợp với thiết bị bit 16 bit 14 Cấu trúc nhớ Cấu trúc nhớ gồm phần • • • • • • Bộ nhớ Flash 256-Kbyte RAM 64-Kbyte Thanh ghi dự phòng 20x32-bit Bộ nạp khởi động hỗ trợ giao diện USART SPI OTA (qua mạng không dây ) có khả cập nhật chương trình sở Bảo vệ vùng chống lại hoạt động đọc / ghi 15 Bộ nhớ Flash: Bộ nhớ Flash quản lý truy cập từ CPU1 CPU2 đến nhớ Flash Nó thực hoạt động truy cập, xóa lập trình nhớ Flash bảo vệ đọc ghi Các tính nhớ Flash: • Đọc liệu rộng 72 bit (64 bit + bit ECC) • Ghi liệu rộng 72 bit (64 bit + bit ECC) Một phần nhớ Flash bảo vệ cho CPU2 trường hợp đó, CPU1 khơng thể truy cập Bộ nhớ mã sửa lỗi (ECC) hỗ trợ: • Phát sửa lỗi đơn • Phát lỗi kép 16 Bộ nhớ SRAM Các thiết bị có tối đa 64 Kbyte SRAM nhúng, chia thành hai khối: • SRAM1: tối đa 32 Kbyte ánh xạ địa x 2000 0000 • SRAM2: lên đến 32 Kbyte địa 0x 2000 8000 (tiếp giáp với SRAM1,SRAM giữ lại chế độ Chờ) Các SRAM truy cập chế độ đọc / ghi với trạng thái chờ cho tất CPU1/2 17 Điện áp hoạt động Điện áp hoạt động VDD từ 1,8 V đến 3,6 V Một số nguồn cung cấp độc lập (Vddsmps, Vfbsmps, Vdda, Vddrf) cung cấp cho thiết bị ngoại vi 18 Các chế độ hoạt động Người dùng chọn chế độ tiêu thụ điện thấp bên dưới: • Chế độ nghỉ: tắt xung nhịp CPU, thiết bị ngoại vi chạy đánh thức CPU có ngắt có kiện xảy • Chế độ cơng suất thấp (LPRun): tần số xung nhịp hệ thống giảm xuống MHz • Chế độ ngủ (LPSleep): nhập từ chế độ LPRun • Chế độ Dừng : nội dung SRAM1, SRAM2 tất ghi giữ lại 19 Bộ Hẹn Có loại hẹn giờ: Bộ hẹn điều khiển nâng cao (TIM1) Bộ hẹn đa (TIM2, TIM16, TIM17) Bộ hẹn công suất thấp (LPTIM1, LPTIM2 LPTIM3) 20 Giao diện mạch tích hợp I2C Stm32wl5x sử dụng giao diện bus I2C vs ba I2C giúp xử lý thông tin liên lạc vi điều khiển IC với Nó kiểm sốt tất trình tự, giao thức, thời gian dành riêng cho bus I2C Các chế độ I2C: - Chế độ tiêu chuẩn (Sm), với tốc độ bit lên đến 100 Kbit / s - Chế độ nhanh (Fm), với tốc độ bit lên đến 400 Kbit / s - Chế độ định địa bit 10 bit 21 Giao diện ngoại vi nối tiếp SPI Giao diện SPI sử dụng để giao tiếp với thiết bị bên giao thức SPI giao thức âm I2S Chế độ SPI chọn phần mềm Giao thức SPI hỗ trợ song công, bán song cơng, đồng simplex Giao diện SPI định cấu hình giao diện trường hợp này, cung cấp đồng hồ giao tiếp (SCK) cho thiết bị phụ bên 22 CHƯƠNG ỨNG DỤNG CỦA VI ĐIỀU KHIỂN STM32WL5x 23 – Ứng dụng thiết bị không dây tầm xa cơng suất thấp (LPWAN – Low Power Wide Area Network)  • LPWAN cơng nghệ khơng dây có đặc điểm: phủ sóng rộng, băng thơng thấp, kích thước gói tin nhỏ tuổi thọ pin dài • STM32WL5x cung cấp xử lý nội để xử lý thông tin liên lạc với CPU hệ thống Giao tiếp xử lý lệnh gửi qua giao diện SPI tập hợp ngắt sử dụng để báo hiệu kiện • Các thiết bị thiết kế có lượng thấp dựa lõi RISC 32-bit Arm ® Cortex ® -M4 32-bit hiệu suất cao hoạt động tần số lên đến 48 MHz • LPWAN thường sử dụng cho ứng dụng IoT Công nghệ LPWAN cho phép triển khai cảm biến thông minh khu vực rộng lớn 24   - Ứng dụng các điều chế: LoRa, FSK, MSK BPSK - Điều chế LoRa, FSK, MSK ,BPSK cho phép cân tối ưu phạm vi, tốc độ liệu mức tiêu thụ điện - điều chế bao gồm: • Một thu phát analog, có khả phát cơng suất tối đa lên đến + 15 dBm • Một modem kỹ thuật số cung cấp sơ đồ điều chế: LoRa, FSK, MSK BPSK • Một điều khiển kỹ thuật số bao gồm tất trình xử lý liệu điều khiển cấu hình vơ tuyến Các điều chế có ưu điểm: Có phạm vi rộng, Độ bền cao chống lại nhiễu tổn thất lan truyền 25 - Ứng dụng bảo vệ nhớ độc lập (MPU) - Đơn vị bảo vệ nhớ (MPU) sử dụng để quản lý việc truy cập CPU1 CPU2 vào nhớ, nhằm ngăn chặn tác vụ vơ tình làm hỏng nhớ tài nguyên sử dụng tác vụ hoạt động khác - MPU giám sát tìm nạp lệnh truy cập liệu từ xử lý , kích hoạt ngoại lệ lỗi phát vi phạm quyền truy cập Mục đích bảo vệ nhớ ngăn trình truy cập nhớ chưa cấp phát cho Điều ngăn lỗi phần mềm độc hại quy trình ảnh hưởng đến hệ điều hành 26 27 ... kiện • Các thiết bị thiết kế có lượng thấp dựa lõi RISC 32-bit Arm ® Cortex ® -M4 32-bit hiệu suất cao hoạt động tần số lên đến 48 MHz • LPWAN thường sử dụng cho ứng dụng IoT Công nghệ LPWAN cho... LPWAN cơng nghệ khơng dây có đặc điểm: phủ sóng rộng, băng thơng thấp, kích thước gói tin nhỏ tuổi thọ pin dài • STM32WL5x cung cấp xử lý nội để xử lý thông tin liên lạc với CPU hệ thống Giao... Giao diện SPI sử dụng để giao tiếp với thiết bị bên giao thức SPI giao thức âm I2S Chế độ SPI chọn phần mềm Giao thức SPI hỗ trợ song công, bán song công, đồng simplex Giao diện SPI định cấu hình