Đồ án thiết kế hệ thống nhúng, học viện công nghệ bưu chính viễn thông (12)

BỘ THÔNG TIN VÀ TRUYỀN THÔNG HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THƠNG - - BÁO CÁO MÔN HỌC ĐỒ ÁN THIẾT KẾ HỆ THỐNG NHÚNG ĐỀ TÀI: TÌM HIỂU VI ĐIỀU KHIỂN STM32WL5x Giảng viên hướng dẫn: Nguyễn Ngọc Minh Nhóm 11 – Lê Thành Thái – B17DCDT167 – Đỗ Tuấn Anh – B17DCDT007 – Bùi Quang Khải – B17DCCDT099 Hà Nội, tháng năm 2021 MỤC LỤC LỜI MỞ ĐẦU Ngày nay, với ứng dụng khoa học kĩ thuật tiên tiến , giới ngày thay đổi , văn minh đại Sự phát triển kĩ thuật điện tử tạo hàng loạt thiết bị với đặc điểm bật xác cao , tốc độ nhanh gọn nhẹ góp phần cho sựu hoạt động người đạt hiệu cao Gắn liền phát khoa học điện tử phát triển vi xử lí, vi điều khiển, đời vi xử lí đa Pentium, Intel Core, Xeon, … Và vi điều khiển có bước nhảy vọt đánh dấu đời vi điều khiển PIC, AVR, FPGA, STM32,… Các vi xử lí vi điều khiển ngày đc sử dụng rộng rãi phổ biến , đặc biệt làm việc vô phức tạp, với ứng dụng phổ biến lĩnh vực sống Vì vậy, mơn học nhóm em định chọn đề tài “ Tìm hiểu vi điều khiển STM32WL5x” để tiến hành tìm hiểu nghiên cứu Trong q trình thực đề tài khơng tránh khỏi nhiều thiếu sót, chúng em mong nhận nhiều ý kiến đóng góp từ thầy bạn để đề tài hoàn thiện Em xin chân thành cám ơn! CHƯƠNG 1: TỔNG QUAN VỀ VI ĐIỀU KHIỂN STM32WL5x Cuối năm 2020, STMicroelectronics mắt MCU (Micro Controller Unit – vi điều khiển) không dây STM32WL5x, phiên lõi kép STM32WL, MCU không dây có tích hợp radio đa điều chế (LoRa, (G) FSK, (G) MSK, BPSK) Điểm thu hút kiến trúc lõi kép , cung cấp tính bảo mật linh hoạt nhiều so với chip tiền nhiệm STM32WL mà hãng mắt vào tháng năm 2020 có Cortex-M4 chạy thứ Các kỹ sư không cần cập nhật ứng dụng họ thường xun có xu hướng thích kiến trúc đơn giản Tuy nhiên, kỹ sư với yêu cầu khắt khe cảm thấy chip ko có phát triển Hãy lấy ví dụ sản phẩm cần nâng cấp thường xuyên Nếu mạng ngăn xếp ứng dụng nằm lõi, việc sửa đổi mã có nghĩa xác nhận lại giao thức truyền thông Nhờ kiến trúc lõi kép STM32WL5x, nhà phát triển vượt qua vấn đề Thật vậy, kỹ sư đặt ngăn xếp mạng Cortex-M0 + chạy ứng dụng Cortex-M4 Do đó, việc cập nhật sau khơng tự động kích hoạt nhu cầu xác nhận lại ngăn xếp mạng Bằng cách tận dụng tính hai MCU dựa ARM, chip thiết kế cho ứng dụng thành phố thông minh nông nghiệp thông minh MCU không dây STM32WL5x đại có Cortex-M0+ Cortex-M4 Hai MCU cho phép xử lý độc lập tác vụ khác gói Bộ thu phát subgigahertz STM32WLx tương thích với sơ đồ điều chế LoRa, (G) FSK, (G) MSK BPSK Dòng STM32WL5x bao gồm nhiều tính giao tiếp đa dạng bao gồm lên đến 43 GPIO, SMPS tích hợp để tối ưu hóa mức tiêu thụ điện năng, nhiều chế độ tiêu thụ lượng thấp để tối đa hóa tuổi thọ pin Một đầu công suất kép dải tần số tuyến tính rộng đảm bảo khả tương thích tồn giới Vì tính có sẵn gói nhất, đóng vai trò tảng tuyệt vời đơn giản cho ứng dụng dựa giao tiếp không dây Nhiều MCU modem không dây (bộ thu phát LoRa Semtech) MCU tiêu chuẩn (dòng PIC, AVR) STM32WL5x kết hợp tất chúng với không mà hai lõi Điều mang lại cho lợi so với MCU có sẵn khác Nhu cầu kiến trúc lõi kép xuất ứng dụng lớn bao gồm nhiều giao thức yêu cầu cập nhật thường xuyên Với lõi đơn, mạng ứng dụng nằm ngăn xếp Vì vậy, sửa đổi mã có nghĩa xác nhận lại giao thức truyền thông MCU không dây STM32WL5x loại bỏ điều cách chạy ngăn xếp mạng Cortex-M0 + ngăn xếp ứng dụng Cortex-M4, việc cập nhật mã không ảnh hưởng đến ngăn xếp mạng Đi xa hơn, chip có ARM Cortex-M4 & DSP hoạt động tần số lên đến 48 MHz, ARM Cortex-M0 + lên đến 48 MHz, 256 KB Flash 64 KB SRAM Con chip tiếng nhờ mức tiêu thụ điện cực thấp, 71μA / MHz chế độ hoạt động 31 nA chế độ tắt Điều làm cho tiết kiệm điện hết Hình bo mạch sử dụng STM32WL5X thực tế STMicroelectronics STM32WL Nucleo-64 Board (NUCLEO-WL55JC) - Bo mạch STM32WL55 Nucleo Hệ sinh thái STM32Cube tạo thành công cụ phát triển phần cứng phần mềm quán để bắt đầu phát triển ứng dụng bạn cách nhanh chóng dễ dàng - STM32WL55 Nucleo-64 cho phép bạn bắt đầu bật loạt ứng dụng khơng dây - Được tích hợp hoàn toàn hệ sinh thái STM32Cube thị trường chứng minh, STM32WL55 Nucleo kèm với công cụ phát triển tài nguyên phần mềm nhúng toàn diện - STM32CubeWL MCU Package giải pháp toàn diện cho tài nguyên phần mềm nhúng có trình điều khiển ngoại vi HAL LL, đầy đủ phần mềm trung gian ngăn xếp vơ tuyến (LoRaWAN® Sigfox) với ví dụ phần mềm định cấu hình sẵn khác cho số IDE phổ biến Keil MDK-ARM, STM32CubeIDE IAR - Dịng STM32WL tương thích với cơng cụ khởi tạo, cấu hình tạo mã STM32CubeMX MCU với phần mềm STM32CubeMonitor để kiểm tra xác nhận hiệu suất RF Ngồi trình gỡ lỗi tích hợp giúp phát triển kiểm tra ứng dụng dựa ví dụ có, bo mạch STM32WL55 Nucleo cung cấp nhiều tùy chọn cấp nguồn bên trong, bao gồm đầu nối ST-LINK USB CHƯƠNG 2: THÔNG SỐ KỸ THUẬT 2.1 Sơ đồ khối Cấu trúc gồm: • • • • • • • • • • • • • lõi ARM Cortex M4 ARM Cortex M0+ Bộ nhớ Flash 256-Kbyte RAM 64-Kbyte điều khiển truy cập nhớ trực tiếp DMA kênh truyền thông không dây Sub-GHz radio tổng hợp tần số PLL điều khiển đồng hồ (RCC) điều khiển ngắt NVIC chuyển đổi tương tự sang số ADC 12 bit chuyển đổi số sang tương tự DAC 12 bit Bộ tăng tốc phần cứng AES Các hẹn TIM1, TIM 2, TIM16, TIM17 Các Bộ hẹn cơng suất thấp LPTIM1, LPTIM2 LPTIM3 • • • Giao diện mạch tích hợp I2C1, I2C2, I2C3 Máy phát thu đồng bộ/không đồng (USART / UART) Giao diện ngoại vi nối tiếp (SPI) 2.2 Lõi Arm Cortex-M Lừi ã 32-bit Armđ Cortexđ-M4 CPU ã 32-bit Arm®Cortex®-M0+ CPU Với lõi Arm nhúng, thiết bị STM32WL55 / 54xx tương thích với tất cơng cụ phần mềm Arm  Arm Cortex-M4 Arm Cortex-M4 xử lý cho hệ thống nhúng Nó phát triển để cung cấp tảng chi phí thấp đáp ứng nhu cầu triển khai MCU, với số lượng pin giảm mức tiêu thụ điện thấp, đồng thời mang lại hiệu suất tính toán vượt trội phản ứng nâng cao ngắt Bộ xử lý RISC có tính hiệu mã đặc biệt, mang lại hiệu suất cao mong đợi từ lõi Arm kích thước nhớ thường kết hợp với thiết bị 16-bit Bộ xử lý hỗ trợ lệnh DSP cho phép xử lý tín hiệu hiệu thực thi thuật toán phức tạp  Arm Cortex-M0 + Arm Cortex-M0 + xử lý cấp nhập cảnh cho hệ thống nhúng Nó phát triển để cung cấp mức tiêu thụ điện thấp dòng Cortex-M, đồng thời mang lại hiệu suất tính tốn tốt phản ứng với ngắt Bộ xử lý Arm Cortex-M0 + 32bit RISC có tính hiệu mã tốt với mức tiêu thụ điện cực thấp nhớ kích thước thường kết hợp với thiết bị bit 16 bit 2.3 Cấu trúc nhớ • Bộ nhớ Flash 256-Kbyte • RAM 64-Kbyte • Thanh ghi dự phịng 20x32-bit • Bộ nạp khởi động hỗ trợ giao diện USART SPI • OTA (qua mạng khơng dây ) có khả cập nhật chương trình sở • Bảo vệ vùng chống lại hoạt động đọc / ghi 2.3.1 Bộ nhớ Flash nhúng Giao diện nhớ Flash quản lý truy cập từ CPU1 CPU2 đến nhớ Flash Nó thực hoạt động truy cập, xóa lập trình nhớ Flash bảo vệ đọc ghi Các tính nhớ Flash liệt kê đây: - Tổ chức nhớ: + Bộ nhớ chính: lên đến 256 Kbyte + Kích thước trang: Kbyte • Đọc liệu rộng 72 bit (64 bit cộng bit ECC) • Ghi liệu rộng 72 bit (64 bit cộng bit ECC) - Một phần nhớ Flash bảo vệ cho CPU2 trường hợp đó, CPU1 khơng thể truy cập Tồn bộ nhớ không bay nhúng mã sửa lỗi (ECC) hỗ trợ: • Phát sửa lỗi đơn • Phát lỗi kép 2.3.2 SRAM nhúng Các thiết bị có tối đa 64 Kbyte SRAM nhúng, chia thành hai khối: • SRAM1: tối đa 32 Kbyte ánh xạ địa 0x2000 0000 • SRAM2: lên đến 32 Kbyte địa 0x2000 8000 (tiếp giáp với SRAM1), phản chiếu 0x1000 0000, với kiểm tra chẵn lẻ phần cứng (SRAM giữ lại chế độ Chờ) Các SRAM truy cập chế độ đọc / ghi với trạng thái chờ cho tất tốc độ đồng hồ CPU1 / 2.4 Chế độ lượng thấp Các thiết bị hỗ trợ số chế độ lượng thấp để đạt mức tiêu thụ điện thấp, thời gian khởi động ngắn, thiết bị ngoại vi khả dụng đánh thức có sẵn nguồn Người dùng chọn chế độ tiêu thụ điện thấp mô tả bên dưới: • Chế độ nghỉ: tắt xung nhịp CPU, tất thiết bị ngoại vi bao gồm thiết bị ngoại vi lõi CPU (trong số chúng NVIC, SysTick) chạy đánh thức CPU có ngắt có kiện xảy • Chế độ chạy cơng suất thấp (LPRun): tần số xung nhịp hệ thống giảm xuống MHz Mã thực thi từ SRAM từ nhớ Flash • Chế độ ngủ công suất thấp (LPSleep): nhập từ chế độ LPRun • Chế độ Dừng Dừng 1: nội dung SRAM1, SRAM2 tất ghi giữ lại RTC hoạt động Bảng tóm tắt tính ngoại vi tất chế độ khả dụng 2.5 Sơ đồ cung cấp điện - Các thiết bị yêu cầu nguồn cung cấp điện áp hoạt động VDD từ 1,8 V đến 3,6 V Một số nguồn cung cấp độc lập (Vddsmps, Vfbsmps, Vdda, Vddrf) cung cấp cho thiết bị ngoại vi cụ thể: • Vdd = 1,8 V đến 3,6 V - VDD nguồn cung cấp điện bên cho I / Os, khối tương tự hệ thống thiết lập lại, quản lý nguồn, đồng hồ bên điều chỉnh cơng suất thấp Nó cung cấp bên ngồi thơng qua chân VDD • Vddsmps = 1,8 V đến 3,6 V • Vfbsmps = 1,45 V đến 1,62 V • Vdda = V đến 3,6 V - Vdda nguồn cung cấp điện tương tự bên cho chuyển đổi A / D, chuyển đổi D / A, đệm tham chiếu điện áp so sánh Mức điện áp VDDA độc lập với điện áp VDD • Vddrf = 1,8 V đến 3,6 V • VREF-, VREF + - VREF + điện áp tham chiếu đầu vào cho ADC DAC Nó đầu đệm tham chiếu điện áp bên kích hoạt Trong q trình bật nguồn tắt nguồn, cần có trình tự nguồn sau: 10 Khi Vdd V, tất nguồn cung cấp khác (VDDA) trở nên độc lập Sơ đồ trình cung cấp điện 2.6 Đặc điểm cổng I / O 2.6.1 Đặc điểm đầu vào / đầu chung Tất I / Os thiết kế tn theo CMOS TTL GPIO chìm nguồn lên đến ± mA chìm nguồn lên đến ± 20 mA (với thư giãn VOL / VOH) Trong ứng dụng người dùng, số lượng chân I / O điều khiển dịng điện phải giới hạn tôn trọng mức xếp hạng tối đa tuyệt đối Tổng dòng điện lấy tất I / Os VDD, cộng với mức tiêu thụ tối đa MCU có nguồn VDD, khơng vượt xếp hạng tối đa tuyệt đối ΣIVDD Tổng dòng điện đánh chìm tất I / Os VSS, cộng với mức tiêu thụ tối đa MCU chìm VSS, khơng thể vượt q xếp hạng tối đa tuyệt đối ΣIVSS 2.6.2 Mức điện áp đầu cổng I/O Tất I / Os tuân thủ CMOS TTL (FT TT trừ quy định khác) Bảng 1: Đặc tính tĩnh I / O 11 2.6.3 Đặc tính phun dịng I / O Theo nguyên tắc chung, dòng điện vào chân I / O, điện áp bên thấp VSS VDD (đối với chân I / O tiêu chuẩn, có khả 3V), phải tránh trình sản phẩm bình thường hoạt động Tuy nhiên, để đưa dấu hiệu độ mạnh mẽ vi điều khiển trường hợp vơ tình xảy tiêm bất thường, xét nghiệm tính nhạy cảm thực sở mẫu q trình xác định đặc tính thiết bị Tính nhạy cảm chức tiêm I / O Trong ứng dụng đơn giản thực thi thiết bị, thiết bị bị căng thẳng tiêm dòng điện vào chân I / O lập trình chế độ đầu vào Trong dòng điện đưa vào chân I / O, thời điểm, thiết bị kiểm tra xem có hỏng hóc chức khơng Kết mơ tả đặc tính đưa bảng Dòng điện rò rỉ cảm ứng âm tiêm âm cảm ứng dương dòng điện rò rỉ tiêm dương 12 Bảng Tính nhạy cảm I / O (1) 2.7 Bộ Hẹn Các thiết bị bao gồm hẹn 16 bit nâng cao, hẹn 32 bit dành cho mục đích chung, hai định thời 16 bit, ba hẹn lượng thấp, hai định thời cho quan giám sát hẹn SysTick Có loại hẹn giờ: • • • Bộ hẹn điều khiển nâng cao (TIM1) Bộ hẹn đa (TIM2, TIM16, TIM17) Bộ hẹn công suất thấp (LPTIM1, LPTIM2 LPTIM3) Bảng so sánh tính điều khiển nâng cao, mục đích chung hẹn 2.8 Giao diện mạch tích hợp (I2C) Thiết bị nhúng ba I2C, với việc triển khai tính liệt kê bảng bên Giao diện bus I2C xử lý thông tin liên lạc vi điều khiển nối tiếp I2C Nó kiểm sốt tất trình tự, giao thức, trọng tài thời gian dành riêng cho bus I2C 13 Thiết bị ngoại vi I2C hỗ trợ: Đặc điểm kỹ thuật I2C hướng dẫn sử dụng Có khả tương thích: - Chế độ chủ tớ, khả đa quản trị viên - Chế độ tiêu chuẩn (Sm), với tốc độ bit lên đến 100 Kbit / s - Chế độ nhanh (Fm), với tốc độ bit lên đến 400 Kbit / s - Fast-mode plus (Fm +), với tốc độ bit lên đến Mbit / s I / Os ổ đầu 20 mA - Chế độ định địa bit 10 bit, nhiều địa phụ bit - Thời gian thiết lập giữ lập trình - Đồng hồ kéo dài (tùy chọn) Bảng 3: Các chế độ I2C X = hỗ trợ Nội dung đăng ký bị chế độ Dừng Hỗ trợ đánh thức từ chế độ Dừng Dừng Hỗ trợ đánh thức từ chế độ Dừng 0, Dừng Dừng 2.9 Giao diện nối tiếp ngoại vi (SPI) Giao diện SPI / I2S sử dụng để giao tiếp với thiết bị bên SPI giao thức giao thức âm I2S Chế độ SPI I2S chọn phần mềm SPI Motorola® chế độ chọn theo mặc định sau đặt lại thiết bị Giao thức SPI hỗ trợ bán song công, song công đồng simplex, nối tiếp 14 Giao tiếp với thiết bị bên ngồi Giao diện SPI định cấu hình giao diện trường hợp này, cung cấp đồng hồ giao tiếp (SCK) cho thiết bị phụ bên ngồi SPI giao diện hoạt động cấu hình multimaster 2.10 Máy phát thu đồng / không đồng phổ (USART / UART) Mỗi USART cung cấp giao tiếp không đồng bộ, hỗ trợ IrDA SIR ENDEC, chế độ giao tiếp đa xử lý, chế độ giao tiếp bán song công dây Mỗi USART có khả LIN Master / Slave cung cấp khả quản lý phần cứng CTS tín hiệu RTS, trình điều khiển RS485 cho phép USART giao tiếp với tốc độ lên đến Mbit / s cung cấp chế độ Thẻ thông minh (tuân thủ ISO 7816) khả giao tiếp giống SPI USART hỗ trợ hoạt động đồng (chế độ SPI) sử dụng SPI bậc thầy USART có miền đồng hồ độc lập với đồng hồ CPU, cho phép USART đánh thức MCU từ chế độ Dừng, sử dụng tốc độ truyền lên đến 200 kbaud Các yếu tố đánh thức từ chế độ Dừng lập trình yếu tố sau: • Bắt đầu phát bit • Bất kỳ khung liệu nhận • Một khung liệu lập trình cụ thể Giao diện USART phục vụ điều khiển DMA 15 Bảng Các tính USART / LPUART 2.11 Bộ chuyển đổi tương tự sang kỹ thuật số (ADC) Một ADC 12-bit nguyên nhúng vào thiết bị Nó mở rộng lên độ phân giải 16-bit thông qua việc lấy mẫu phần cứng ADC có tới 12 kênh bên ngồi kênh bên (cảm biến nhiệt độ, tham chiếu điện áp, giám sát VBAT (a), đầu DAC) ADC thực chuyển đổi chế độ chụp lần quét Trong chế độ quét, chuyển đổi tự động thực nhóm đầu vào tương tự chọn Tần số ADC độc lập với tần số CPU1 / 2, cho phép tốc độ lấy mẫu tối đa ~ Msp với tốc độ CPU thấp Chức tự động tắt đảm bảo ADC tắt ngoại trừ giai đoạn chuyển đổi hoạt động Một tính quan giám sát tương tự cho phép giám sát xác điện áp chuyển đổi một, số tất kênh quét Một ngắt tạo điện áp chuyển đổi nằm ngồi ngưỡng lập trình Các kiện tạo hẹn có mục đích chung (TIMx) kết nối nội với kích hoạt bắt đầu ADC, phép ứng dụng đồng hóa chuyển đổi A / D với hẹn 16 2.12: Chuyển đổi số - tương tự (DAC) Bộ đệm DAC 12 bit kênh chuyển đổi giá trị kỹ thuật số thành điện áp tương tự có sẵn đầu kênh Kiến trúc kênh dựa chuỗi điện trở tích hợp khuếch đại đảo Mạch kỹ thuật số chung cho hai kênh Các tính DAC: • kênh đầu DAC • Chế độ đầu bit 12 bit • hiệu chuẩn bù đắp đệm (cắt tỉa nhà máy người dùng) • chỉnh liệu trái phải chế độ 12 bit • khả cập nhật đồng • tạo sóng ồn • tạo sóng tam giác • chuyển đổi độc lập đồng thời cho kênh DAC • Khả DMA cho hai kênh DAC • kích hoạt với kiện hẹn giờ, đồng hóa với DMA • kích hoạt với kiện bên 2.13 Sơ đồ chân, mô tả ghim chức thay Hình Sơ đồ chân UFQFPN48 17 Hình cho thấy chế độ xem gói Tấm đệm tiếp xúc phải nối với mặt đất Bảng Chú giải / chữ viết tắt sử dụng bảng sơ đồ chân Tên Tên PIN Kiểu PIN Kết cấu I/O Viết tắt Định nghĩa Trừ định khác dấu ngoặc bên tên pin, chức pin sau đặt lại giống với tên pin thực tế S Supply pin I Input only pin I/O Input / output pin O Output only pin FT V tolerant I/O RF Radio RF pin TT V tolerant I/O Tùy chọn cho FT I / Os _f I/O, Fm+ capable _a I / O, với chức chuyển đổi Analog VDDA cung cấp Trừ có ghi định khác, tất I / Os đặt làm đầu vào tương tự sau đặt lại Ghi Chức PIN Chức thay Chức bổ sung Các chức chọn thông qua ghi GPIOx_AFR Các chức chọn / kích hoạt trực tiếp thông qua ghi ngoại vi Pin number Pinname (function after reset) Pin type I/O structure Bảng STM32WL55/54xx pin definition PB3 I/O FT_a PB4 I/O FT_a Alternate functions JTDO/TRACESWO, TIM2_CH2, SPI1_SCK, RF_IRQ0, USART1_RTS, DEBUG_RF_DTB1, CM4_EVENTOUT NJTRST, I2C3_SDA, SPI1_MISO, USART1_CTS, DEBUG_RF_LDORDY, TIM17_BKIN, CM4_EVENTOUT Additional functions COMP1_INM, COMP2_INM, ADC_IN2, TAMP_IN3/WK UP3 COMP1_INP, COMP2_INP, ADC_IN3 18 PB5 I/O FT_a PB6 I/O FT_f PB7 I/O FT_f PB8 I/O FT_f PA0 I/O FT_a PA1 I/O FT_a PA2 I/O FT_a 10 PA3 I/O FT_a 11 12 VDD PA4 S I/O FT 13 PA5 I/O FT 14 PA6 I/O FT LPTIM1_IN1, I2C1_SMBA, SPI1_MOSI, RF_IRQ1, USART1_CK, COMP2_OUT, TIM16_BKIN, CM4_EVENTOUT LPTIM1_ETR, I2C1_SCL, USART1_TX, TIM16_CH1N, CM4_EVENTOUT LPTIM1_IN2, TIM1_BKIN, I2C1_SDA, USART1_RX, TIM17_CH1N, CM4_EVENTOUT TIM1_CH2N, I2C1_SCL, RF_IRQ2, TIM16_CH1, CM4_EVENTOUT TIM2_CH1, I2C3_SMBA, I2S_CKIN, USART2_CTS, COMP1_OUT, DEBUG_PWR_REGLP1S, TIM2_ETR, CM4_EVENTOUT TIM2_CH2, LPTIM3_OUT, I2C1_SMBA, SPI1_SCK, USART2_RTS, LPUART1_RTS, DEBUG_PWR_REGLP2S, CM4_EVENTOUT LSCO, TIM2_CH3, USART2_TX, LPUART1_TX, COMP2_OUT, DEBUG_PWR_LDORDY, CM4_EVENTOUT TIM2_CH4, I2S2_MCK, USART2_RX, LPUART1_RX, CM4_EVENTOUT TAMP_IN2/WK UP1 LSCO RTC_OUT2, LPTIM1_OUT, SPI1_NSS, USART2_CK, DEBUG_SUBGHZSPI_NSSO UT, LPTIM2_OUT, CM4_EVENTOUT TIM2_CH1, TIM2_ETR, SPI2_MISO, SPI1_SCK, DEBUG_SUBGHZSPI_SCK OUT, LPTIM2_ETR, CM4_EVENTOUT TIM1_BKIN, I2C2_SMBA, SPI1_MISO, LPUART1_CTS, DEBUG_SUBGHZSPI_MISO OUT, TIM16_CH1, CM4_EVENTOUT 19 15 PA7 I/O FT_fa 16 PA8 I/O FT_a 17 PA9 I/O FT_fa 18 19 20 21 22 23 24 25 26 27 28 29 30 I/O I/O I I O O S S I O S S I/O FT FT RF RF RF RF 31 NRST PH3-BOOT0 RFI_P RFI_N RFO_LP RFO_HP VR_PA VDDPA OSC_IN OSC_OUT VDDRF VDDRF1V55 PB0VDD_TCXO PB2 I/O FT_a 32 PB12 I/O FT 33 PA10 I/O FT_fa 34 PA11 I/O FT_fa TIM1_CH1N, I2C3_SCL, SPI1_MOSI, COMP2_OUT, DEBUG_SUBGHZSPI_MOSI OUT, TIM17_CH1, CM4_EVENTOUT MCO, TIM1_CH1, SPI2_SCK/I2S2_CK, USART1_CK, LPTIM2_OUT, CM4_EVENTOUT TIM1_CH2, SPI2_NSS/I2S2_WS, I2C1_SCL, SPI2_SCK/I2S2_CK, USART1_TX, CM4_EVENTOUT CM4_EVENTOUT BOOT0 RF RF TT COMP1_OUT, CM4_EVENTOUT LPTIM1_OUT, I2C3_SMBA, SPI1_NSS, DEBUG_RF_SMPSRDY, CM4_EVENTOUT TIM1_BKIN, I2C3_SMBA, SPI2_NSS/I2S2_WS, LPUART1_RTS, CM4_EVENTOUT RTC_REFIN, TIM1_CH3, I2C1_SDA, SPI2_MOSI/I2S2_SD, USART1_RX, DEBUG_RF_HSE32RDY, TIM17_BKIN, CM4_EVENTOUT TIM1_CH4, TIM1_BKIN2, LPTIM3_ETR, I2C2_SDA, SPI1_MISO, USART1_CTS, DEBUG_RF_NRESET, CM4_EVENTOUT COMP1_INP, COMP2_INM, ADC_IN4 COMP1_INM, COMP2_INM, DAC_OUT1, ADC_IN6 COMP1_INM, COMP2_INM, ADC_IN7 20 TIM1_ETR, LPTIM3_IN1, I2C2_SCL, SPI1_MOSI, RF_BUSY, USART1_RTS, CM4_EVENTOUT JTMS-SWDIO, I2C2_SMBA, IR_OUT, CM4_EVENTOUT ADC_IN8 FT CM4_EVENTOUT I/O I/O FT FT CM4_EVENTOUT CM4_EVENTOUT CM4_EVENTOU T OSC32_IN OSC32_OUT S I/O FT_a PA15 I/O FT_fa VDD VFBSMPS VDDSMPS VLXSMPS VSSSMPS S S S S S 35 PA12 I/O FT_fa 36 PA13 I/O FT_a 37 38 VBAT PC13 S I/O 39 40 41 42 PC14-OSC32_IN PC15OSC32_OUT VDDA PA14 43 44 45 46 47 48 TCK-SWCLK, LPTIM1_OUT, I2C1_SMBA, CM4_EVENTOUT JTDI, TIM2_CH1, TIM2_ETR, I2C2_SDA, SPI1_NSS, CM4_EVENTOUT ADC_IN9 ADC_IN10 COMP1_INM, COMP2_INP, ADC_IN11 21 CHƯƠNG : ỨNG DỤNG CỦA VI ĐIỀU KHIỂN STM32WL5x 3.1 Ứng dụng thiết bị không dây tầm xa công suất thấp (LPWAN – Low Power Wide Area Network) • Thiết bị khơng dây tầm xa công suất thấp cung cấp xử lý nội để xử lý thông tin liên lạc với CPU hệ thống Giao tiếp xử lý lệnh gửi qua giao diện SPI tập hợp ngắt sử dụng để báo hiệu kiện • Các thiết bị thiết kế để có lượng thấp dựa lõi RISC 32-bit Arm ® Cortex ® -M4 32-bit hiệu suất cao hoạt động tần số lên đến 48 MHz • LPWAN cơng nghệ khơng dây Có đặc điểm: phủ sóng rộng, băng thơng thấp, kích thước gói tin nhỏ tuổi thọ pin dài • LPWAN thiết kế để hỗ trợ việc truyền thông không dây cho phát triển IoT Nó cung cấp kết nối công suất thấp với số lượng thiết bị lớn, phân bố rộng Tập trung hiệu vùng phủ sóng, lượng, băng thơng thấp • LPWAN sử dụng cho ứng dụng IoT với tiêu chí Cơng nghệ LPWAN cho phép triển khai cảm biến thơng minh tồn khu vực rộng lớn 3.2 Ứng dụng các điều chế: LoRa ® , (G) FSK, (G) MSK BPSK - Điều chế LoRa, FSK, MSK ,BPSK cho phép cân tối ưu phạm vi, tốc độ liệu mức tiêu thụ điện - điều chế bao gồm: • Một thu phát analog phía trước, có khả phát công suất tối đa lên đến + 15 dBm • Một modem kỹ thuật số cung cấp sơ đồ điều chế sau: LoRa (G) FSK, (G) MSK BPSK • Một điều khiển kỹ thuật số bao gồm tất trình xử lý liệu điều khiển cấu hình vơ tuyến - LoRa sử dụng kĩ thuật điều chế trải phổ với ưu điểm sau: • Có phạm vi rộng tương tự cung cấp mạng băng tần hẹp, • Độ bền cao chống lại nhiễu tổn thất lan truyền • Tồn thành phố khu vực bao phủ gateway - FSK điều chế số theo tần số tín hiệu với ưu điểm dễ chế tạo, Đòi hỏi mạch có độ phức tạp trung bình, lại hay mắc lỗi truyền - BPSK điều chế nhị phân với ưu điểm: • Chịu lọc quang băng thông hẹp tốt điều chế OOK 22 • Miễn nhiễm với PMD tương đối tốt • Miễn nhiễm với CD phi tuyến so với điều chế OOK 3.3 Ứng dụng bảo vệ nhớ độc lập (MPU), bảo vệ nhớ Flash SRAM: bảo vệ chế độ đọc ghi, bảo vệ đọc mã độc quyền - Đơn vị bảo vệ nhớ (MPU) sử dụng để quản lý việc truy cập CPU1 CPU2 vào nhớ, nhằm ngăn chặn tác vụ vơ tình làm hỏng nhớ tài nguyên sử dụng tác vụ hoạt động khác - Khu vực nhớ tổ chức thành tối đa tám khu vực bảo vệ chia thành tám khu vực Kích thước vùng bảo vệ nằm khoảng từ 32 byte đến toàn Gbyte nhớ địa - MPU giám sát giao dịch, bao gồm tìm nạp lệnh truy cập liệu từ xử lý , kích hoạt ngoại lệ lỗi phát vi phạm quyền truy cập Mục đích bảo vệ nhớ ngăn trình truy cập nhớ chưa cấp phát cho Điều ngăn lỗi phần mềm độc hại quy trình ảnh hưởng đến quy trình khác hệ điều hành - MPU đặc biệt hữu ích cho ứng dụng số mã quan trọng chứng nhận phải bảo vệ khỏi hành vi sai tác vụ khác Nó thường quản lý RTOS (hệ điều hành thời gian thực) - Nếu chương trình truy cập vào vị trí nhớ bị MPU cấm, RTOS phát thực hành động Trong môi trường RTOS, hạt nhân tự động cập nhật cài đặt vùng MPU, dựa trình thực thi MPU tùy chọn bị bỏ qua ứng dụng khơng cần  Tồn code mẫu ứng dụng cho Vi điều khiển STM32WL5x bọn em tìm link github phần tài liệu tham khảo[5] Trong bao gồm có: - Cách sử dụng phần mềm STM32Cube để lập trình - Các code dùng để lập trình LCD, I2C, … - Code lập trình cho LoraWan, Sixfox,… 23 24 TÀI LIỆU THAM KHẢO [1]: https://www.mouser.vn/datasheet/2/389/stm32wl55jc-1947317.pdf? fbclid=IwAR1YrbDWMkr_IYRM1jPGqpnJpjQg_Ntp1MoSHapoISTyeRLSZ2Y_3PndN Ws [2]:https://www.mouser.vn/new/stmicroelectronics/stmicroelectronics-stm32wl55xxmcus/ [3]: https://www.st.com/en/microcontrollers-microprocessors/stm32wl5x.html [4]: https://www.digikey.com/en/product-highlight/s/stmicroelectronics/stm32wl5x-32bit-wireless-long-range-mcus [5]:https://github.com/STMicroelectronics/STM32CubeWL? fbclid=IwAR0evmkiUbGSq0JKXLguPhRJ5r1FvAgyMeIwVekMUM2u3E746bEoRDMuqM 25 ... tiếp với thiết bị bên SPI giao thức giao thức âm I2S Chế độ SPI I2S chọn phần mềm SPI Motorola® chế độ chọn theo mặc định sau đặt lại thiết bị Giao thức SPI hỗ trợ bán song công, song công đồng simplex,... dụng thiết bị không dây tầm xa công suất thấp (LPWAN – Low Power Wide Area Network) • Thiết bị khơng dây tầm xa cơng suất thấp cung cấp xử lý nội để xử lý thông tin liên lạc với CPU hệ thống. .. đến 3,6 V - VDD nguồn cung cấp điện bên cho I / Os, khối tương tự hệ thống thiết lập lại, quản lý nguồn, đồng hồ bên điều chỉnh công suất thấp Nó cung cấp bên ngồi thơng qua chân VDD • Vddsmps