Thiết kế hệ thống điều khiển chỉnh lưu tích cực 3 pha trên hệ tọa độ tựa điện áp lưới

Thiết kế hệ thống điều khiển chỉnh lưu tích cực 3 pha trên hệ tọa độ tựa điện áp lưới. Yêu cầu thiết kế, mô hình hóa hệ thống, cấu trúc điều khiển, mô phỏng đánh giá. Phương pháp điều chế vector không gian. Tham số thiết kế: Hòa lưới 380V±10%50Hz±1%, Công suất thiết kế 5kVA, L = 2,5mH (nội trở0,1Ω),Cdc = 1000uF.

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN BÀI TẬP LỚN MÔN ĐIỀU KHIỂN ĐIỆN TỬ CÔNG SUẤT Thiết kế hệ thống điều khiển chỉnh lưu tích cực pha hệ toạ độ tựa điện áp lưới GVHD Nhóm 28 Nội dung báo cáo I Yêu cầu thiết kế II Mơ hình hóa hệ thống III Cấu trúc điều khiển IV.Mô – Đánh giá I Yêu cầu thiết kế CHỈNH LƯU TÍCH CỰC PHA Yêu cầu thiết kế Thiết kế hệ thống điều khiển chỉnh lưu tích cực pha hệ tọa độ tựa điện áp lưới + Nội dung thiết kế: Mơ hình hóa, Cấu trúc điều khiển + Phương pháp điều chế vector khơng gian + Tham số thiết kế: Hịa lưới 380V ±10%/50Hz±1%, Công suất thiết kế 5kVA, L = 2,5mH (nội trở 0,1Ω), Cdc = 1000uF + Mô cấu trúc điều khiển: II Mơ hình hóa CHỈNH LƯU TÍCH CỰC PHA Mạch chỉnh lưu tích cực pha Một chỉnh lưu tích cực nối lưới gồm có thành phần: 1: Nguồn xoay chiều 2: Điện kháng lọc RL 3: Bộ chuyển mạch cầu pha IGBT 4: Nguồn chiều tụ điện C Hình 1.1: Sơ đồ mạch chỉnh lưu tích cực pha Mơ hình hóa Hình 1.2: Sơ đồ mạch tương đương pha CLTC ghép nối với lưới Mơ hình tốn học Bằng việc coi nhánh van IGBT công tắc đóng ngắt mơ tả qua hàm Si sau: van mở, van khóa Si = {12 nếu van khóa, van mở Hình 1.3: Sơ đồ thay cầu van IGBT Mô hình hóa Điện áp đầu dây vào chỉnh lưu viết sau: Usab=(Sa-Sb).Udc Usbc=(Sb-Sc).Udc Usca=(Sc-Sa).Udc Điện áp pha đầu vào chỉnh lưu: Usa=fa.Udc Usb=fb.Udc Usc=fc.Udc fa = , Trong đó: 2Sa−(Sb+Sc) 2S −(S +S ) fb = b a c 2Sc−(Sb+Sa) fc = Mơ hình hóa Từ sơ đồ mạch tương đương pha ghép nối với lưới chỉnh lưu tích cực hình ta có phương trình điện áp: Viết dạng pha: Us = R iL + L i Ua ia Usa 𝑑𝑖 a Usb = R ib + L𝑑𝑡 ib + Ub ic Uc ic Usc C dUdc = Saia + Sbib + Scic – itải dt diL + UL dt 2.2 Xác định khoảng thời gian điều chế vector biên T1, T2, T0 Nhằm đảm bảo khả biểu diễn vi xử lý, ta chuẩn hóa đại lượng vector điện áp điều chế 𝑈𝑠α , 𝑈𝑠β theo giá trị 𝑈𝑑𝑐 / Ta có giá trị tương đối vector điện áp điều chế sau: Tỷ số điều chế vector tính lại chuẩn hóa sau: 2.2 Xác định khoảng thời gian điều chế vector biên T1, T2, T0 2.2 Xác định khoảng thời gian điều chế vector biên T1, T2, T0 Đặt: 2.3 Xác định thời gian chuyển mạch van bán dẫn Quá trình phát xung đối xứng thời điểm Ta,Tb,Tc với trường hợp vector U nằm sector thứ diễn tả sau: 2.3 Xác định thời gian chuyển mạch van bán dẫn Ta tính thời gian đóng mở van G1,G2,G3 (các van cịn lại là tín hiệu đảo) điều chế vector u nằm sector thứ sau: 𝑇𝑎 =𝑡0 , 𝑇𝑏 =𝑡0 +𝑡1 ,𝑇𝑐 =𝑡0 +𝑡1 +𝑡2 Tương tự ta tính tốn thời điểm xuất xung cho van cịn lại Bảng xác định Ta,Tb,Tc thời gian chuyển mạch cặp van 2.4 Mô khâu SVM Ta sử dụng điện áp điều chế 𝑈𝑑𝑐 /  Điện áp đặt uα , uβ  𝑓 = 50𝐻𝑧 Vịng Khóa Pha ( Phase Locked Loop) Vịng Khóa Pha ( Phase Locked Loop) Hình Mạch vịng điều chỉnh thuật tốn vịng khóa pha Hàm truyền kín mạch vịng điều chỉnh góc pha: K s+Ki Gϴ(s) = p s +Kps+Ki Kp = 2𝝽ωn Ki = ωn2 Hình Sơ đồ tuyến tính hóa mạch vịng khóa pha 2ωn𝝽s+ωn2 G2(s) = s +2ωn𝝽s+ωn2 Trong đó: 𝝽 Hệ số dao động tắt dần damping 0