Giáo trình Bảo dưỡng kỹ thuật điện tử - Phần 2

Giáo trình Bảo dưỡng kỹ thuật điện tử - Phần 2 có nội dung trình bày về khuếch đại tín hiệu biến thiên; khuếch đại dùng vi mạch thuật toán; tạo dao động điều hòa; nguồn một chiều; Phần tử nhiều mặt ghép P-N; mạch không đồng bộ hai trạng thái ổn định. Mời các bạn cùng tham khảo!

Để bảo vệ tranzito công suất điều kiện tải nhỏ hay bị ngắn mạch tài, người ta thường dùng biện pháp tự động hạn chế dòng không giới hạn cho trước I ra± max (có hai cựa tính) Hình 2.92 đưa ví dụ mạch thường gặp IC khuếch đại cơng suất Bình thường, tranzito T3 T4 chế độ khóa lúc dịng điện chưa đạt tới giá trị tới hạn I ra± max Khi dòng điện mạch qua R1 R2 đạt tới giới hạn này, giảm áp R1 R2 gây đẩy tới ngưỡng mở T3 T4 (cỡ ±0.6V) làm T3 T4 mở ngăn gia tăng tiếp Ira nhờ tác dụng phân dòng IB1, IB2 T3 T4 Hình 2.92 : Mạch bảo vệ q dịng cho tầng IC khuếch đại cơng suất Từ chọn R1 R2 theo điều kiện R1 = + 0.6V ; + Iramax R2 = - 0.6V Iramax Các điện trở R3, R4 để hạn chế dòng, bảo vệ T3 T4 Thực tế lúc Ura lớn, R5R6 khơng có tác dụng với T3T4, Ura giảm nhỏ, phân áp có R5 R6 ảnh hưởng tới giá trị ngưởng Iramax Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 121 Iramax = R3 0.6V (E - Ura ) R1 R1.R tức giá trị ngưỡng dòng điện hạn chế lớn điện áp đạt tới giá trị xấp xỉ điện áp nguồn cung cấp 2.3.6 Khuếch đại tín hiệu biến thiên chậm a- Khái niệm chung Mạch khuếch đại ghép trực tiếp Bộ khuếch đại tín hiệu biến thiên chậm (tín hiệu chiều) làm việc với tín hiệu có tần số gần khơng có đặc tuyến biên độ tần số hình 2.93 Việc ghép nguồn tín hiệu với đầu vào khuếch đại tầng dùng tụ hay biến áp đặc tuyến biên độ tần số có dạng hình 2.76a, tức f = K = Ku f Hình 2.93: Đặc tuyến biên độ tần số khuếch đại chiều Để truyền đạt tín hiệu biến đổi chậm cần phải ghép trực dòng chiều nguồn tín hiệu với mạch vào khuếch đại tầng với Vì ghép trực tiếp nên việc chọn điểm làm việc điểm riêng so với khuếch đại khảo sát trước Chẳng hạn, khuếch đại ghép điện đung chế độ chiều tầng (chế độ tĩnh) xác định phần tử tầng định tham số tính riêng biệt tầng Tụ điện ghép tầng cách ly thành phần lnồt chiều theo nguyên nhân tầng không ảnh hưởng đến chế độ chiều tầng Trong khuếch đại ghép trực tiếp, khơng có chấn tử để cách ly thành phần chiều Vì vậy, điện áp khơng xác định tín hiệu có ích mà cịn tín hiệu giả thay đổi chế độ chiều tầng theo thời gian, theo nhiệt độ hay nguyên nhân lạ khác Tất nhiên, cần đặc biệt quan tâm đến tầng đầu thay đổi chế độ chiều tầng sau khuếch đại tiếp tục Sự thay đổi cách ngẫu nhiên điện áp khuếch đại chiều tín hiệu vào khơng đổi DUvào = gọi trôi điểm không khuếch đại Nguyên nhân trơi tính khơng ổn định điện áp nguồn cung cấp, tham số tranzito điện trở theo nhiệt độ thời gian Gia số điện áp trôi đầu DUtr.r xác định gắn mạch đầu vào khuếch đại (en = 0) Chất lượng khuếch đại chiều đánh giá theo điện áp trơi quy đầu vào nó: DUtr.v = DUtr.r K, K hệ số khuếch đại khuếch đại Độ trôi quy đầu vào đặc trưng cho trị số tín hiệu đầu vào khuếch đại có hệ số khuếch đại K Khi xác định dải biến đổi điện áp vào en phải ý đến DUtr.r Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 122 cho DUtr.r phần không đáng kể so với tín hiệu có ích Tùy thuộc vào u cầu khuếch đại mà trị số nhỏ phải lớn DUtr.v hàng chục hàng trăm lần Hình 2.94: Khuếch đại tín hiệu biến thiên chậm Việc ghép trực tiếp tầng khuếch đại tín hiệu biến thiên chậm định đặc điểm tính tốn chế độ tĩnh (điện áp dịng điện en = 0) Tính tốn tham số chế độ tĩnh tầng phải ý đến phần tử thuộc mạch tầng trước mạch vào tầng sau Dưới ta khảo sát mạch khuếch đại chiều hình 2.94 gồm tầng ghép trực tiếp Trong sơ đồ cơlectơ Tranzito trước nối trực tiếp với bazơ tranzito sau Khi điện trở RE nhờ dịng IEO tạo nên điện áp cần thiết UBEO cho chế độ tĩnh tầng Điều đạt cách tăng điện âm emitơ tranzito Chẳng hạn, tầng thứ hai UBEO2 = Uc01 - UEO2 = Uco1 – IEO2 RE2 (2-213) mạch vào khuếch đại (h.2.94a) người ta lắc nguồn điện áp bù đầu vào ebv nối tiếp với nguồn tín hiệu vào cho en = 0, dòng qua nguồn không Muốn phải chọn điện áp bù ebv UBO1 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 123 Có thể tạo điện áp bù UBV nhờ RB1 RB2 theo sơ đồ (h: 2.94b) UBV = UBo1 = EC RB RB1 + RB2 Tương tự mạch ra, tải Rt (h: 2.94a) mắc vào đường chéo mạch cầu gồm phần tử mạch tầng cuối điện trở R3 R4 Khi đảm bảo điều kiện Ut = en = điện trở R3 R4 đóng vai trị phân áp để tạo nên điện áp bù Uco3 cho mạch tầng en = Ubr = E C R = UCO3 R3 + R (2-214) Dưới khảo sát tiêu đặc trưng cho khuếch đại dòng xoay chiều (đối với gia số điện áp tín hiệu vào) Nếu chọn R1 R2 đủ lớn, điện trở vào tầng tính từ: Rv = rb + (1 + b) (rE + RE) » b1RE (2-215) Để xác định hệ số khuếch đại tầng ta giả thiết Rc // Rv = Rc ; Rv1 > Rn hệ số khuếch đại tương ứng tầng là: K = β1 R R R C1 // R V = β1 C1 = C1 β1.RE1 RE1 R V1 (2-216) K = β2 R R R C // R V = β2 C = C2 β 2RE RE2 RV2 (2-217) K = β3 R C3 //(R t + R // R ) R C3 //(R t + R // R ) = RE3 R V3 (2-218) Rõ ràng hệ số khuếch đại tầng tỉ lệ nghịch với điện trở emitơ Điện trở RE1 tính theo chế độ ổn định nhiệt tầng đầu có trị số từ vài trăm đến vài kW Điện trở RE tầng sau vừa để ổn định nhiệt độ, vừa để đảm bảo trị số UBEO yêu cầu tương ứng chế độ tĩnh Khi ghép trực tiếp (h.2.94a) điện áp emitơ colectơ tầng sau phải tăng dần lên (về trị số tuyệt đối trường hợp dùng tranzito pnp) Điều dẫn tới phải tăng RE tầng sau để có UEO yêu cầu theo hệ thức (2-216) + (2-218) làm giảm hệ số khuếch đại chúng (K3 < K2 < Kl) hệ số khuếch đại chung Thiếu sót sơ đồ hình 2.94a khắc phục cách dùng sơ đồ (94c,d) Trong sơ đồ (h.94c) điện trở RE chọn nhỏ điện trở Rp, tạo thêm dòng điện phụ chạy qua RE Theo cơng thức (2-213) ta có (h.2.94a) Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 124 RE = Uc 01 - UBE02 IE02 (2-219) RE = Uc 01 - UBE02 IE02 + IP (2-220) sơ đồ (h.2.94c) Cũng thực theo sơ đồ (h.2.94d) cách mắc vào mạch emitơ điôt ổn áp mức Uz : RE = Uc 01 - UBE02 - UD IE02 (2-221) Các mạch khuếch đại chiều ghép trực tiếp có đặc điểm đơn giản, hệ số khuếch đại không cao (khoảng vài chục lần) dùng tín hiệu vào tương đối lớn 0,05 + 0,1V độ trơi địi hỏi khơng chặt chẽ Muốn có hệ số khuếch đại lớn (hàng trăm hàng nghẽn lần) cách ghép tầng khơng thể xuất độ trôi không cho phép việc bù nhiệt độ khó khăn Các mạch khuếch đại vi sai xét khắc phục nhược điểm vừa nêu b- Tầng khuếch đại vi sai Hình 2.95a cấu trúc điển hình tầng khuếch đại vi sai làm việc theo nguyên lý cầu cần song song Hai nhánh cầu hai điện trở Rcl vả Rc2 CÒN hai nhánh tranzito T T2 chế tạo điều kiện cho Rc1 = Rc2 T1 T2 có thơng số giống hệt Điện áp lấy hai colectơ (kiểu đối xứng) hay colectơ đất (kiểu không đối xứng) Tranzito T3 làm nguồn ổn dòng giữ ổn định dòng IE (là tổng dòng emitơ IEI IE2 tranzito T1 T2) Trong sơ đồ nguồn ổn dòng có điện trở R1, R2 R3 nguồn cung cấp Ec2, T4 mắc thành điôt làm phần tử bù nhiệt ổn định nhiệt cho T3 Muốn xác định đòng IE cần xác định điện áp điểm 1-2 sơ đồ Nếu bỏ qua dòng IB3 nhỏ dịng IE coi IE3 » IC3 = IE viết : UBE3 + IE R3 = I1 R2 + UBE4 I1 = (2-222) E C2 - UBE4 EC2 ≈ R1 +R R1 + R Từ phương trình 2-222 tìm IE = I1.R + (UBE - UBE3 ) R3 (2-223) Trị số I1R2 tử số (2-223) lớn hiệu điện áp U be tranzito T4 T3 Vì dịng IE xác định chủ yếu điền trở R1 R2 R3 dòng I1 Vì UBE4 UBE3 cơng thức (2-223) phụ thuộc vào nhiệt độ dạng hiệu số phụ thuộc nhiệt độ dòng IE nhỏ Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 125 Trong sơ đồ rút gọn (h.2.95b) phần nguồn ổn dòng dùng T3 thay nguồn dịng IE Hình 2.95: Khuếch đại vi sai a) Mạch nguyên lý; b) Sơ đồ đơn giản hóa; c,d) Phương pháp đưa tín hiệu vào Tín hiệu vào tầng vi sai từ hai nguồn riêng biệt (Uv1 Uv2) từ nguồn (h.2.e5c,d) Trong trường hợp sau tín hiệu vào đặt lên bazơ hai tranzito hay hai bazơ chúng Các đầu vào Uv1 Uv2 nối theo sơ đồ hình 2.95c,d gọi đầu vào vi sai Điện áp chiều cung cấp cho tầng vi sai hai nguồn Ec1 Ec2 khác hay trị số Vì hai nguồn nối tiếp nên điện áp cung cấp tổng Ec = Ec1 + Ec2 Do có Ec2 nên điện emitơ tranzito T1, T2 giảm nhiều so với sơ đồ hình 2.94a điều cho phép đưa tín hiệu tới đầu vào khuếch đại vi sai mà không cần thêm mạch bù điện áp đầu vào Hãy xét cụ thể số trường hợp điển hình sau: Sơ đồ tầng vi sai yêu cầu dùng tranzito T1, T2 có tham số giống Rc1 = Rc2 (h.2.94b), tín hiệu vào không (h.2.96a) Cầu cần bằng, điện áp colectơ hai tranzito điện áp lấy đường chéo cầu Ur= Ur1-Ur2 = Sơ đồ có độ ổn định cao tay đổi điện áp cung cấp, nhiệt độ yếu tố khác độ trơi theo hai nhánh giống nhau, điện áp coletơ thay đổi gia số độ trôi đầu gần bị triệt tiêu (Trong thực tế, tính tản mạn tham số tranzito hay thay đổi chúng không giống theo thời gian nên Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 126 đầu có độ trơi đó, nhỏ nhiều so với sơ đồ trước trị số độ trôi xác định hiệu độ trơi hai nhánh có tham số gần giống Hình 296:a) Sơ đồ khuếch đại vi sai tín hiệu vào 0; b) Biểu đồ tín hiệu Dịng emitơ - IE chia hai tranzito nghĩa IE1= IE2 = IE/2 xác định dòng bazơ tĩnh: IBO1 = IBO2 = IE/ 2(1+b) = lvo Dòng bazơ phần dòng emitơ chạy mạch có nguồn ổn địng IE điện áp Ec2 Các dịng colectơ dòng emitơ nhau: Ic1 = Ic2 = aIE/2 » IE/2 điện áp colectơ Uc1 = Uc2 = Ec1 - IERC /2 Rc1 = Rc2 = Rc Trạng thái sơ đồ đặc trưng cho chế độ cân tầng gọi chế độ cân tĩnh - Khi có tín hiệu đưa tới đầu vào, (giả sử Uv1 > 0; Uv2 = 0) Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 127 Hình 2.97: a) Sơ đồ tầng vi sai có tín hiệu vào với Uv1 > 0; Uv2 = 0; b) Biểu đồ điện Do tác dụng tín hiệu vào, xuất dòng điện vào hai tranzito Với giả thiết Uv1 > 0, Uv2 = 0, dòng vào làm tăng dòng bazơ tranzito T1 làm giảm dòng bazơ tranzito T2 Khi địng IE1 lc1 tăng, dòng IE2 Ic2 giảm Sự thay đổi dòng điện tranzito xảy ngược chiều với gia số, tổng dịng điện IE1 + IE2 = lE giữ nguyên không đổi Điện áp colectơ tranlito T1 Uc1 = Ec1 - ICLRC1 giảm, lượng DUc1 ngược dấu (đảo pha) với điện áp vào Điện áp Uc2 tăng tạo gia số điện áp +DUc2 dấu (không đảo pha) với điện áp tín hiệu vào Như với cách đưa tín hiệu vào sơ đồ khảo sát đầu tầng lấy colectơ T1 (Ur1) gọi đầu đảo, đầu lấy colectơ T2 (Ur2) gọi đầu khơng đảo Tín hiệu lấy hai colectơ gọi tín hiệu vi sai Ur = Uc2 - Uc1= +DUc2 + +DUc1 = 2+DUc = 2|+DIc| Rc Ta xác định hệ số khuếch đại điện áp tầng vi sai Khi hai tranzito có tham số giống dịng điện vào tầng Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 128 Iv = en en en = = Rn + rv1 + rv Rn + 2rv Rn + 2[rB + (1+ β)rE ] (2-224) rv điện trở vào tranzito Dòng điện vào tạo gia số dòng điện colectơ ±DIc = ± bIv gia số điện áp colectơ ±DU r12 = ±DIc.Ic = ± bIv Rc (2-225) Sau thay IV từ (2-224) vào (2-225) chia cho en ta xác định hệ số khuếch đại điện áp tầng (theo hai đầu Ur1 Ur2 riêng rẽ) K 1,2 = ΔUr1,2 βR C βR C = = en Rn + 2rv Rn + 2[rB + (1+ β)rE ] (2-226) K 1,2 = ΔUr1,2 βR C βR C = = R n + 2rv 2[rB + (1+ β)rE ] en (2-227) Khi Rn = Hệ số khuếch đại tầng theo đầu vi sai (Ur) Rt -> ¥ K v s = 2ΔUr1,2 2βR C 2βR C = = Rn + 2rv Rn + 2[rB + (1+ β)rE ] en (2-228) 2β(R C // R t ) Rn + 2rv (2-229) Nếu tính đến Rt K v s = Rt ®¥ ; Rn ® K v s = βR c βR C = rv rB + (1+ β).rE (2-230) Cơng thức (2-228), (2-230) dùng để tính hệ số khuếch đại tầng vi sai Hệ số khuếch đại theo đầu Ur1 Ur2 Rn = Rt = ¥ Sẽ gần K/2 hệ số khuếch đại điện áp theo đầu vi sai Kvs gần trị số hệ số khuếch đại K tầng đơn mắc EC Tín hiệu cung cấp cho tầng khuếch đại vi sai thực đồng thời hai đầu vào (h.295b) Khi tín hiệu Uv1 Uv2 có cực tính khác điện áp vào vi sai Uv =Uv1 + Uv2 điện áp vi sai là: Ur = KVS(UV1 - Uv2) - Ta khảo sát trường hợp tín hiệu vào có cực tính giống nhau, nghĩa hai tín hiệu vào đồng pha Tất nhiên, trường hợp điện áp vi sai tỉ lệ với hiệu (UV1 - Uv2): Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 129 Ur = Kvs (UV1 - Uv2) (2=231) Xét trường hợp Uv1 Uv2 đồng pha độ lớn, mạch khuếch đại hoàn toàn đối xứng điện áp lấy hai colectơ tầng vi sai không hệ số khuếch đại tín hiệu đồng pha Kđ khơng Tuy nhiên, khơng thể có mạch đối xứng lý tưởng nguồn dòng điện lý tưởng nên hệ số khuếch đại đồng pha khác không, thường nhỏ Chất lượng tầng vi sai đặc trưng tỉ số Kđ/KVS, rõ khà tầng khuếch đại phân biệt tín hiệu vi sai nhỏ điện áp đồng pha lớn Ở người ta đưa khái niệm hệ số nén tín hiệu đồng pha tầng vi sai ký hiệu N tính sau: N = 20 lg (Kđ/Kvs) (dB) Trong tầng khuếch đại vi sai nay, trị số N có giá trị từ - 60 ¸ 100 dB Hình 2.98: Khuếch đại vi sai có tải kiểu gương dịng điện - Trong tầng khuếch đại vi sai IC thuật toán, người ta thường thay điện trở Rc ằng tranzito thực chức năng, tải động tầng Sơ đồ có hệ sổ khuếch đại Kvs lớn nhiều lần so với sơ đồ khảo sát có tải Rc Điều quan trọng thiết kế khuếch đại chiều nhiều tầng Một sơ đồ vẽ hình 2.98 Tranzito T5, T6 dùng làm tải động tầng có tham số giống nhau, T5 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 130 Nếu E > Eo có Ura điện áp tăng đường thằng Nếu E < Eo có Ura giảm đường thẳng Nếu chọn Eo = ta nhận xung tam giác cực tính dương, cịn chọn Eo nguồn điều chỉnh Ura có dạng có hai cực tính với biên độ gần 2Ec Trên thục tế, thường chọn E = Ec Eo lấy từ Ec qua chia áp Biên độ cực đại tụ C xác định bởi: Ucmax = (E - Eo)tq/ R3C (3-52) Người ta tạo đồng thời xung vuông xung tam giác nhờ ghép nối tiếp tích phân sau trigơ Smit (h 3.30) Bộ tích phân IC2 lấy tích phân điện áp ổn định lối (Ura1) trigơ Smit Khi Ura2 đạt ngưỡng tắt trigơ điện áp đổi dấu đột biến Ura2 đổi hướng quét ngược lại Quá trình lại tiếp diễn đạt tới ngưỡng lật thứ hai trigơ Smit sơ đồ quay trạng thái đầu Tần số dao động thay đổi nhờ R C Biên độ Ura2 phụ thuộc ngưỡng lật trigơ Smit, xác định bởi: Ura2 = Umax R1/R2 (3-53) (với Umax giá trị điện áp bão hịa IC1) Chu kì dao động xác định T= 4RCR1/R2 (3-54) Hình 3.30: Sơ đồ tạo đồng thời xung vuông (Ura1) xung tam giác (Ura2) Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 223 3.7 3.7.1 CƠ SỞ ĐẠI SỐ LOGIC VÀ CÁC PHẦN TỬ LOGIC CƠ BẢN Cơ số đại số logic a - Hệ tiên đề định lí Đại số logic phương tiện tốn học để phân tích tổng hợp hệ thống thiết bị mạch số Nó nghiên cứu mối liên hệ, (các phép tính bản) biến số trạng thái (biến logic) nhận hai giá trị "1" (có) ''0" (khơng có) Kết nghiên cứu thể hàm trạng thái nhận trị số "0" "1” Người ta xây đựng phép tính biến logic là: Phép phủ định logic (đảo), kí hiệu dấu "-" phía kí hiệu biến Phép cộng logic (tuyển), kí hiệu dấu "+" Phép' nhân logic (hội), kí hiệu dấu "." Kết hợp với hai số "O" "1" có nhóm quy tắc sau: Nhóm quy tắc phép cộng logic: x + = x, x+x=x x + = 1, x+ x =1 (3-55) Nhóm quy tắc phép nhân logic x = 0, x.x =x x = x, x x=0 (3-56) Nhóm hai quy tắc phép phủ định logic ( x) = x (x ) = x (3-57) Có thể minh họa tính hiển nhiên quy tắc qua ví dụ khóa mạch điện nối song song (với phép cộng) nối tiếp (với phép nhân) số 1ứng với khóa thường đóng nối mạch, "0" khóa thường mở ngắt mạch - Tồn đinh luật hoán vị, kết hợp phân bố đại số logic với phép cộng nhân Luật hoán vị: x + y = y + x; xy = yx (3-58) Luật kết hợp: x + y + z = (x + y) + z = x + (y + z) xyz = (xy)z = x(yz) (3-59) Luật phân bố: x(y + z) = xy + xz (3-60) - xuất phát từ quy tắc luật đưa số đinh lí thơng dụng sau: x y + x y = x; x( x + y) = xy x + xy = x; (x + y)(x + z) = x + yz Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 224 x(x + y) = x; xy + y = x + y (3-61) Định lí Đemorgan: F(x, y, z, +,.) = F(x, y, z, ,.,+ ) Ví dụ: (x + y + z) = x.y.z (x.y.z ) = x + y + z (3-62) b - Hàm logic cách biểu diễn chúng Có cách biểu diễn hàm logic tương đương - Biểu diễn giải tích với kí hiệu hàm, biến phép tính chúng Có hai dạng giải tích sử dụng dạng tuyển: hàm cho dạng tổng tích biến dạng hội - dạng muột tích tổng biến Nếu số hạng dạng tuyển chứa đủ mặt biến ta gọi mintec kí hiệu m có dạng tuyển đầy đủ, tương tự với dạng hội đầy đủ tích maxtec (M) Mỗi hàm logic có vơ số cách biểu diễn giải tích tương đương ngồi hai dạng Tuy nhiên, tồn cách biểu diễn gọn nhất, tối ưu số biến số số hạng hay thừa số gọi dạng tối thiểu Việc tối thiểu hóa hàm logic, đưa chúng từ dạng dạng tối thiểu, mang ý nghĩa kinh tế kĩ thuật đặc biệt tổng hợp mạch logic phức tạp ' Ví dụ: Dạng tuyển đầy đủ F = x.y z + x yz + x y z : m1 + m2 + m3 Dạng hội đầy đủ F = (x + y + z)( x + y + z )(x + y + z) = M1 M2 M3 - Biểu diễn hàm logic bảng trạng thái liệt kê tồn số tổ hợp biến có giá trị hàm tương ứng với tổ hợp kể Ví dụ: Với F(x, y, z) = x y z + xy z + x.y.z = m1 + m6 + m7 3.7.2 (3-63) Các phần tứ togic Các phép toán đại số logic thực mạch khóa điện tử (tranzito IC) nêu phần 3.1 Nét đặc trưng hai mức điện cao thấp mạch khóa hồn tồn cho tương ứng đơn trị với hai trạng thái biến hay hàm logic Nếu tương ứng quy ước điện thấp - trị ''0'' điện cao - trị ''1" ta gọi logic dương Trong trường hợp ngược lại, với quy ước mức thấp trị ''1" mức cao - trị ''0'', ta có logic âm Để đơn giản, chương này, xét với logic dương a - Phần tử phủ định logic (phần tử đảo - NO) - Phần tử phủ định có đầu vào biết đầu thực hàm phủ định logic: FNO = x (3-70) tức FNO = x = ngược lại FNO = x = Bảng trạng thái, kí hiệu quy ước giản đồ thời gian minh họa cho hình 3.31a, b c tương ứng Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 225 a) X FNO 1 x t FNO b) c) t Hình 3.31: Bảng trạng thái (a), ký hiệu (b), giản đồ phần tử NO (c) Để thực hàm FNO, dùng sơ đồ mạch khóa (tranzito hay IC) nêu 3.1.2 dựa tính chất đảo pha tầng Ec tranzito hay đầu vào N IC thuật tốn Mạch đện thực tế có phức tạp để nâng cao khả làm việc tin cậy khả xác Hình 3.32 đưa sơ đồ đảo kiểu TTL (Tranzito-Tranzito-Logic) hoàn thiện vỏ IC số Mạch sơ đồ gồm tranzito T3 T4 làm việc ngược pha (ở chế độ khóa) nhờ tín hiệu lấy lối phân tải T2 Mạch vào sơ đồ dừng tranzito T1 mắc kiểu BC tín hiệu vào (x) đưa tới cực emitơ T1 thể xung điện áp cực tính dương (lúc x = 1) có biên độ lớn mức UH khơng có xung (lúc x = 0) điều khiển x1 khóa (lúc x = 1) hay mở (lúc x = 0) Nghĩa x = T1 mở, điện Uc1 = UB2 mức thấp T2 khóa, điều làm T3 khóa (vì UE2 mức thấp) T4 mở (vì Uc2 mức cao), kết đầu ra, điện điểm A mức cao hay FNO = l Nhờ T4 mở mức A nâng lên xấp xỉ nguồn +E (ưu điểm so với việc dùng điện trở Rc3) nên T4 gọi tranzito ''kéo lên", điều làm tăng khả chịu tải nhỏ hay dòng lớn cho tầng Khi x = 1, tình hình ngược lại T1 khóa, T2 mở làm T4 khóa T3 mở dẫn tới FNO = Nhận xét: - Kết cấu mạch hình 3.32 khơng cho phép đấu chung lối hai phần tử đảo kiểu song song (3.32b) FNO1 =1 FN02 =0 xảy ngắn mạch T4mạch1 với T3mạch2 ngược lại Lúc cần sử dụng phần tử NO kiểu để hở colectơ T3 (khơng có T4) dùng điện trở Rc3 mạch ngồi - Có thể kết cấu phần tử NO từ cặp MOSFET kênh n kênh p (một loại thường mở loại thường khóa) hình 3.33 Khi x = (Uvào= 0) T2 mở T1 khóa Ua = UDD hay FNO = Khi x = (Uvào =UDD) T2 khóa T1 mở Ura≈0 hay FNO = FAND = x1x2x3 xn Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark (3-71) 226 Hình 3.32: Bộ đảo TTL có đầu hai trạng thái kết cấu dạng vi mạch số (a) Kiểu mắc chung sai đầu cho hai phần tử NO b) Hình 3.33: Sơ đồ NO kiểu CMOS Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 227 Sơ đồ hình 3.33 chế tạo theo cơng nghệ CMOS có ưu điểm dòng tĩnh lối vào lối gần b - Phần tử (AND) phần tử có nhiều đầu vào biến đẩu thực hàm nhân logic, tức hàm FAND FAND = tất biến xi nhận tri FAND = biến xi có trị Bảng trạng thái, kí hiệu quy ước giản đồ thời gian, minh họa FAND cho hình 3.34 (với n = 2) Mạch điện thực FAND loại đơn giản dựa khóa điơt cho hình 3.35, bình thường x1 = x2 = nhờ E qua phân áp R R2 có UA > điôt D1 D2 mở, điện áp mức thấp (cỡ sụt áp thuận điơt) FAND = Tình hình khơng thay đổi x1 = x2 = X1 a) X1 X2 FAND 0 0 1 0 1 t X2 t FAND t Hình 3.34: Bảng trạng thái (a), ký hiệu (b), giản đồ phần tử AND (c) Khi x1 = x2 = (ứng với trạng thái đầu vào có xung vng biên độ lớn UA) điơt khóa nhánh đầu vào, lúc UA=ER2/(R1+R2) cao FAND =1 (khi R2 > > R1) Lưu ý số lượng đầu vào nhiều số biến, đầu vào không dùng cần nối với +E để nhánh tương ứng tách khỏi mạch (điơt khóa) tránh nhiễu với đầu khác làm việc Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 228 Hình 3.35: Sơ đồ nguyên lý mạch AND dựa điôt c - Phần tứ (OR) phần tử có nhiều đầu vào biến, đầu thực hàm cộng logic: FOR = x1 +x2+x3+ +Xn (3-72) FOR = biến xi nhận trị FOR = tất biến nhận trị 0: x1 = xn = X1 t X1 X2 FOR 0 0 1 a)0 1 1 X2 b) FOR c) t t Hình 3.36: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời gian (c) phần tử OR Bảng trạng thái kí hiệu quy ước đồ thị thời gian minh họa FOR cho hình 3.36 (cho với n = l) Có thể dùng khóa điơt thực hàm FOR (3-37) Bình Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 229 thường x1 = x2 = điôt khóa R khơng có dịng điện Ur = FOR = đầu vào có xung dương điơt tương ứng mở tạo dịng R UA mức cao hay FOR=1 Khi số đầu vào nhiều số biến đầu vào không dùng nối đất để chống nhiễu Hình 3.37: Sơ đồ nguyên lý mạch OR dùng điôt d - Phần tử phủ định (NAND) phần tử nhiều đầu vào biến đầu thực hàm logic - phủ định: FNAND= x1.x x x n FNAND = tất đầu vào biến có trị FNAND = trường hợp cịn lại (3-73) Hình 3.38 đưa bảng trạng thái, kí hiệu quy ước đồ thị thời gian minh họa trường hợp n = X1 X1 X2 FNAND 0 1 1 a)0 1 t X2 b) FNAND c) t t Hình 3.38: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời gian (c) phần tử NAND Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 230 - Cũng phần tử NO, OR, AND, thực phần tử NAND nhiều cách khác dựa công nghệ chế tạo bán dẫn: loại điện trở tranzito - logic (RTL) loại điôt tranzito - logic (DTL), loại tranzito - tranzito - logic (TTL) hay công nghệ CMOS Để minh họa, hình 3.39 đưa phần tử NAND dựa công nghệ TTL, sử dụng loại tranzito nhiều cực emitơ, có ưu điểm bảo đảm mức logic, tác động nhanh khả tải lớn Hình 3.39 : Nguyên lý xây dựng phần tử NAND loại TTL Hình 3.40: Phần từ logic NAND TTL thực tế có đầu vào điều khiển (loại trạng thái ổn định) Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 231 Với mạch 3.39 tất lối vào có điện áp cao (x1 = x2 = x3 = 1) T1 khóa UCM = UB2 mức cao làm T2 mở FNAND = Nếu lối vào có mức điện áp thấp tiếp giáp emitơ - bazơ tương ứng T1 mở làm dòng IB2 nên T2 khóa: FNAND = Thực tế T2 thay mạch (h.3.40) dạng đẩy kéo tương tự hình 3.32 cho dịng lớn tăng khả tải chống nhiễu Khi T2 khóa T3 khóa (do UE2 = 0) FNAND = nhờ lặp lại cực emitơ T4 trở kháng thấp tăng khả chịu tải cho toàn mạch Khi T2 mở T3 mở T4 khóa, D tách nhánh T4 khỏi mạch FNAND = (mức cỡ + 0,1V) - Để điều khiển tầng ra, dùng lối vào đặc biệt Uđk = (mức thấp) T3 T4 bị khóa (trạng thái ổn định thứ sơ đồ gọi trạng thái trở kháng cao) Khi Uđk mức cao điơt D1 khóa, sơ đồ làm việc bình thường phân tích với hai trạng thái ổn định cịn lại Tín hiệu Uđk gọi tín hiệu chọn vỏ (CS) tạo khả cho phép (lúc CS = 1) hay không cho phép (lúc CS = 0) mạch NAND làm việc, điều đặc biệt thuận lợi phải điều khiển nhiều NAND làm việc chung với lối e - Phần tử - phủ định (NOR) gồm nhiều đầu vào biến, đầu thực hàm logic - phủ định FNOR = x1 + x + x + + x n (3-74) FNOR = biến vào có trị số "0" FNOR = trường hợp lại Bảng trạng thái, kí hiệu quy ước giản đồ thời gian minh họa FNOR (với n = 2) cho hình 3.41 X1 X1 X2 FNOR 0 1 a)0 1 t X2 b) FNOR c) t t Hình 3.41: Bảng trạng thái (a) ký hiệu quy ước b) giản đồ thời gian (c) phần tử NOR Hình 3.42 cho kết cấu thực FNOR công nghệ RTL Khi cửa vào có xung dương mở, điện áp mức thấp FNOR = 0, x1 = x2 = = xn = 0, tranzito thiết kế chế độ thường khóa Tất tranzito khóa FNOR = (lưu ý: thiết kế tranzito thường mở mạch hoạt động phần tử NAND với xung vào cực tính âm điều khiển khóa tranzito) Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 232 - Có thể thực phần tử NOR dựa công nghệ MOS CMOS (từng cặp MOSN MOSP với đầu vào) với nhiều ưu điểm bật: thời gian chuyển biến nhanh, khơng có dịng dị tiêu thụ cơng suất cực bé Hình 3.42 : Phần tử NOR với cực colectơ hở 3.7.3 Các thông số đặc trưng phần tử IC logic Để đánh giá đặc tính kĩ thuật khả sử dụng IC logic, người ta thường sử dụng tham số sau: Tính tác động nhanh (phản ứng thời gian phần tử với biến đổi đột biến tín hiệu vào) thể qua thời gian trễ trung bình xung qua nó: t trê = t+ + t2 (3-75) t+ thồ gian trễ sườn trước chuyển mức logic “0” lên “1” t- thời gian trễ sườn sau chuyển "1" "0” Nếu ttrễ < 10-8s ta có loại phần tử cực nhanh Nếu ttrễ < 3.10-8s loại nhanh Nếu ttrễ < 10-7s loại trung bình Nếu ttrễ ≥ 0,3 s loại chậm Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 233 - Khả sử dụng thể qua số lượng đầu vào m hệ số phân tải n đầu (số đầu vào phần tử logic khác ghép với đầu nó) Thường n = đến 10, có mạch khuếch đại đệm đầu tăng n = 20 đến 50; m = đến - Người ta quy định với phần tử logic loại TTL, mức điện áp (với logic dương - mức logic cao thấp) sau: Dải đảm bảo mức “1” đầu +E ≥ Ura ≥ 2,4V Dải đảm bảo mức “0” đầu 0,4V ≥ Ura.0 ≥ 0V Dải cho phép mức “1” đầu vào +E ≥ Uv1 ≥ 2V Dải cho phép mức “0” đầu vào 0,8V ≥ Uvo ≥ 0V Như vậy, dự trữ chống nhiễu mức “1” đến 2,4 V Như vậy, dự trữ chống nhiễu mức “0” 0,4 đến 0,8 V - Tính tương hỗ phần tử logic chuyển logic dương thành logic âm: NO -> NO OR -> AND NOR -> NAND Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 234 Mục lục Chương 1: MỞ ĐẦU 1.1 CÁC ĐẠI LƯỢNG CƠ BẢN 1.1.1 Điện áp dòng điện 1.1.2 Tính chất điện phần tử 1.1.3 Nguồn điện áp nguồn dòng điện 1.1.4 Biểu diễn mạch điện kí hiệu hình vẽ (sơ đồ) 1.2 TIN TỨC VÀ TÍN HIỆU 1.2.2 Tin tức 1.2.3 Tín hiệu 1.2.4 Các tính chất tín hiệu theo cách biểu diễn thời gian τ .10 1.3 CÁC HỆ THỐNG ĐIỆN TỬ ĐIỂN HÌNH 12 1.3.2 Hệ thống thông tin thu - phát 12 1.3.3 Hệ đo lường điện tử .13 1.3.4 Hệ tự điều chỉnh .14 Chương 2: KỸ THUẬT TƯƠNG TỰ 16 2.1 CHẤT BÁN DẪN ĐIỆN - PHẦN TỬ MỘT MẶT GHÉP P-N 16 2.1.1 Chất bán dẫn nguyên chất chất bán dẫn tạp chất .16 2.1.2 Mặt ghép p-n tính chỉnh lưu đốt bán dẫn 21 2.1.3 Vài ứng dụng điển hình điơt bán dẫn .27 2.2 PHẦN TỬ HAI MẶT GHÉP P-N 37 2.2.1 Cấu tạo, nguyên lí làm việc, đặc tuyến tham số tranzito bipolar 37 2.2.2 Các dạng mắc mạch tranzito .42 2.2.3 Phân cực ổn định nhiệt điểm công tác tranzito 47 2.2.4 Tranzito trường (FET) 62 2.3 KHUẾCH ĐẠI 73 2.3.1 Những vấn đề chung 73 2.3.2 Khuếch đại dùng tranzito lưỡng cực 83 2.4 KHUẾCH ĐẠI DÙNG VI MẠCH THUẬT TOÁN 134 2.4.1 Khái niệm chung 134 2.4.2 Bộ khuếch đại đảo 138 2.4.3 Bộ khuếch đại không đảo 139 2.4.4 Mạch cộng 139 2.4.5 Mạch trừ .141 2.4.6 Bộ tích phân 143 2.4.7 Bộ vi phân 144 2.4.8 Các biến đổi hàm số 145 2.4.9 Các mạch lọc .146 2.5 TẠO DAO ĐỘNG ĐIỀU HÒA 149 2.5.1 Nguyên lý chung tạo dao động điều hoà 149 2.5.2 Máy phát dao động hình sin dùng hệ tự dao động gần với hệ bảo tồn tuyến tính .151 2.5.3 Tạo tín hiệu hình sin phương pháp biến dổi từ dạng tín hiệu hồn tồn khác 157 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 235 2.6 NGUỒN MỘT CHIỀU 161 2.6.1 Khái niệm chung 161 2.6.2 Lọc thành phần xoay chiều dòng điện tải 162 2.6.3 Đặc tuyến chỉnh lưu 165 2.6.4 Ổn định điện áp dòng điện 166 2.6.5 Bộ ổn áp tuyến tính IC 181 2.7 PHẦN TỬ NHIỀU MẶT GHÉP P-N .186 2.7.1 Nguyên lí làm việc, đặc tuyến tham số tiristo 186 2.7.2 Các mạch khống chế điển hình dùng tiristo 188 2.7.3 Vài dụng cụ chỉnh lưu có cấu trúc lớp .193 Chương 3: KĨ THUẬT XUNG - SỐ 197 3.1 KHÁI NIỆM CHUNG 197 3.1.1 Tín hiệu xung tham số .197 3.1.2 Chế độ khóa tranzito .199 3.1.3 Chế độ khóa khuếch đại thuật toán .201 3.2 MẠCH KHÔNG ĐỒNG BỘ HAI TRẠNG THÁI ỔN ĐỊNH 203 3.2.1 Tri gơ đối xứng (RS-trigơ) dùng tranzito 203 3.2.2 Tri gơ Smit dang Tranzito 204 3.2.3 Trigơ Smit dùng IC tuyến tính 206 3.3 MẠCH KHÔNG ĐỒNG BỘ MỘT TRẠNG THÁI ỔN ĐỊNH 208 3.3.1 Đa hài đợi dùng tranzito .208 3.3.2 Mạch đa hài đợi dùng IC thuật toán .209 3.4 MẠCH KHÔNG ĐỒNG BỘ HAI TRẠNG THÁI KHÔNG ỔN ĐỊNH (ĐA HÀI TỰ DAO ĐỘNG) 211 3.4.1 Đa hài dùng tranzito .211 3.4.2 Mạch đa hài dàng IC tuyến tính 213 3.5 BỘ DAO ĐỘNG BLOCKING .214 3.6 MẠCH TẠO XUNG TAM GIÁC (XUNG RĂNG CƯA) 216 3.6.1 Các vấn đề chung 216 3.6.2 Mạch tạo xung tam giác dùng tranzito 219 3.6.3 Mạch tạo xung tam giác dùng vi mạch thuật toán 220 3.7 CƠ SỞ ĐẠI SỐ LOGIC VÀ CÁC PHẦN TỬ LOGIC CƠ BẢN 224 3.7.1 Cơ số đại số logic 224 3.7.2 Các phần tứ togic .225 3.7.3 Các thông số đặc trưng phần tử IC logic .233 Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 236 Tài liệu tham khảo [1] Nguyễn Bính (2000), Điện tử công suất, Nhà xuất Khoa học Kỹ thuật, Hà nội [2] Đỗ Xuân Thụ (chủ biên) (2005), Kỹ thuật điện tử, Nhà xuất Giáo dục, Hà nội [3] Work Bench 5.12 [4] www.nano.physik.uni-muenchen.de Please purchase PDF Split-Merge on www.verypdf.com to remove this watermark 237 ... UBE3 + IE R3 = I1 R2 + UBE4 I1 = ( 2- 2 22 ) E C2 - UBE4 EC2 ≈ R1 +R R1 + R Từ phương trình 2- 2 22 tìm IE = I1.R + (UBE - UBE3 ) R3 ( 2- 2 23 ) Trị số I1R2 tử số ( 2- 2 23 ) lớn hiệu điện áp U be tranzito... khuếch đại điện áp tầng K= 2? ?R t 2? ?R t Ur = = en Rn + 2rv Rn + 2[ rB + (1+ β)rE ] ( 2- 2 32) K= βR t rB + (1+ β)rE ( 2- 2 33) Khi Rn» Trong tử số ( 2- 2 30) có điện trở Rc (h 29 5a) cịn tử số ( 2- 2 33) có điện. .. + 2[ rB + (1+ β)rE ] en ( 2- 2 28 ) 2? ?(R C // R t ) Rn + 2rv ( 2- 2 29 ) Nếu tính đến Rt K v s = Rt đƠ ; Rn đ K v s = βR c βR C = rv rB + (1+ β).rE ( 2- 2 30) Cơng thức ( 2- 2 28 ), ( 2- 2 30) dùng để tính hệ số