Thiết kế kiểm thử UART bằng Verilog trên Xilinx ISE

Hệ thống truyền thông nối tiếp bất đồng bộ UARTThiết kế kiểm thử UART bằng Verilog trên Xilinx ISE Tài liệu là tiểu luận cuối kỳ môn học Thiết kế hệ thống và vi mạch tích hợp Trường đại học Sư phạm kỹ thuật TP.HCM. Tài liệu chỉ ra rõ các lý thuyết liên quan đến UART, bao gồm chuẩn truyền quy ước và nguyên lý hoạt động của các phần cứng liên quan đến UART. Cuối cùng là code Verilog thiết kế 1 hệ thống UART hoàn chỉnh.