1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Thiết kế kiểm thử UART bằng Verilog trên Xilinx ISE

41 146 9

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 41
Dung lượng 2,94 MB

Nội dung

Hệ thống truyền thông nối tiếp bất đồng bộ UARTThiết kế kiểm thử UART bằng Verilog trên Xilinx ISE Tài liệu là tiểu luận cuối kỳ môn học Thiết kế hệ thống và vi mạch tích hợp Trường đại học Sư phạm kỹ thuật TP.HCM. Tài liệu chỉ ra rõ các lý thuyết liên quan đến UART, bao gồm chuẩn truyền quy ước và nguyên lý hoạt động của các phần cứng liên quan đến UART. Cuối cùng là code Verilog thiết kế 1 hệ thống UART hoàn chỉnh.

Ngày đăng: 12/07/2021, 10:00

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w