Slide mạch tuần tự flip flop và ghi dịch

NỘI DUNG CHÍNH: KHÁI QUÁT: Mạch số chia làm loại lớn: Mạch (Sequential circuit) Mạch tổ hợp (Combinational circuit) Trạng thái trước Mạch tổ hợp •Tính nhớ •Tính đồng Mạch Trạng thái ngõ vào 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Q S Ngõ vào R Chốt Q Ngõ Hình: Mạch chốt RS Nhận xét: Mạch có ngõ vào R S ngõ Q ngõ bù Q 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Cấu tạo mạch chốt: Được tạo cổng NAND có hồi tiếp chéo Hai ngõ vào gọi S (viết tắt cho Set) R (viết tắc cho Reset) S R N1 Q N2 Q Ngoài thay cổng NAND thành cổng NOR * Khơng đổi: so với trạng thái trước Q 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS  Ứng dụng mạch chốt: Mạch chống dội • Mạch dùng nút nhấn, nút bật • Mạch logic có cơng tắc ấn tương đối xa Sự dội Trạng thái ngõ mạch logic thay đổi nhiều lần trước ổn định trạng thái ta mong muốn 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Ứng dụng mạch chốt: Mạch chống dội Cay Viet.swf 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Ứng dụng mạch chốt: Dao động tạo sóng vng: điện trở tụ điện lắp thêm vào Điện trở phải chọn trạng thái cho trạng thái cổng khác mà vùng tuyến tính (giữa 0.9V 1.6V TTL) để nạp xả điện tụ khiến cho ngõ vào chuyển mạch mức logic “0” “1” 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Flip Flop RS: S N1 Q N2 Q CK R * Clock tác động mức cao 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Flip Flop nảy mức cao hay mức thấp đồng hồ: Mức cao  Cạnh xuống Cạnh lên Chu kỳ T Hình : Tính hiệu đồng hồ Mức thấp Tín hiều đồng hồ: tín hiệu hình vng tuần hồn  xung nhỏ hay (thơng thường: đối xứng) có khổ rộng phân chu kì T Tính hiệu thực tế cho dù có thời tăng thời giảm dầu nhỏ khác nên cạnh lên cạnh xuống có độ dốc 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ghi dịch CMOS: Ghi dịch CMOS cấu tạo từ flip flop CMOS , ghi dịch tĩnh( Static shift register), cịn có ghi dịch động( Dynamite shift register) nhờ công nghệ MOS CMOS 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ghi dịch CMOS: Ghi dịch CMOS có loại SR TTL( phần lớn mã số) 74194/LS194/HC194/HCT194  Ngõ Clear thường gọi MR( Master Reset)  5.8 GHI DỊCH CMOS, KÝ HIỆU IEEE/ANSI Ghi dịch CMOS: 74HC164/HCT164: Ghi dịch 8bit vào nối tiếp song song  Tương ứng 74164/LS164 cơng nghệ lưỡng cực Mạch có ngõ đồng hồ (CP) tác động lên, ngõ MR tác động mức thấp, ngõ liệu nối tiếp DS1, DS2 (một ngõ cho phép liệu vào mạch hay không) 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI DS1 DS2 CP MR Q D R R Q R R Q R 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ghi dịch CMOS: 74HC164/HCT164: Ghi dịch 8bit vào nối tiếp song song  Một số đặc điểm: + Số tỏa ra: Ngõ thường 10 tải TTL-LS, ngõ thúc bus 15 tải TTL-LS + Khoảng nhiệt độ hoạt động: -40 đến 85OC + Trì hỗn truyền thời gian chuyển tiếp cân xứng + Loạt 74HC: Điện cấp điện VCC=2 đến 6v; độ miễn nhiễu cao, NIL= NIH =30%VCC VCC=5V + Loạt 74HCT: Điện cấp điện VCC=4.5V đến 5.5 V;tương thích ngõ vào với TTL-LS: VIL=0.8V max, VIH=2V max ; tương thích với ngõ vào TTL: I1< 1uA VOL,VOH 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI VCC Q7 14 13 Q6 Q5 12 MR CP Q4 11 10 74HC/HCT194 DS1 DS2 Q0 Q1 Q2 Q4 GND Chế độ hoạt MR động Reset Dịch chuyển phải L H H H H H: mức cao(1), L:mức thấp(0), vào CP DS1 x DS2 Q0 x h h l h L l l l h x L L H H : cạnh lên h: mức cao trước có cạnh lên đồng hồ l: mức thấp trước có cạnh lên đồng hồ q: trạng thái ngõ vào trước có cạnh lên đồng hồ Q1-Q7 L-L q0- q6 q0- q6 q0- q6 q0- q6 5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ghi dịch CMOS: 4731B: Bốn ghi dịch 64 bit vào nối tiếp nối tiếp: IC 4731B gồm ghi dịch giống có chung nguồn VCC đất Mỗi ghi dịch gồm 64 tầng FF nối tiếp, ngõ vào nối tiếp vào tầng đầu , ngõ nối tiếp ngõ FF cuối ngõ vào đồng hồ đáp ứng cạnh xuống  Cơng dụng ghi dịch trì hỗn liệu 64 chy kỳ  5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ký hiệu IEEE/ANSI ghi dịch: Ký hiệu IEEE/ANSI khác với ký hiệu thường, ví dụ 74164  Phần hai khuyết phần điều khiển phần chia làm vùng hẹp biểu thị 8bit  MR tác động mức thấp, CP( clock pulse) tác động cạnh lên  Ở ngõ đồng hồ vào ghi dịch C1 ý nói đồng hồ tác động lên FF có số trước Dấu / sau C1 để ly cách C1 với  cạnh tác động đồng hồ  5.8 GHI DỊCH CMOS, KÝ HiỆU IEEE/ANSI Ký hiệu IEEE/ANSI ghi dịch:  Đồng hồ tạo dịch chuyển cho bit liệu lưu theo chiều Q0 đến Q7  Ở vùng phần khuyết có ngõ vào liệu A,B ngõ Q0 Dấu để liệu vùng khác giống vùng đầu nên ko cần ghi => Đồng hồ tác động lên tất FF 5.9 ỨNG DỤNG GHI DỊCH Giới thiệu: 5.9 ỨNG DỤNG GHI DỊCH Lưu trữ dịch chuyển liệu:  ứng dụng cung phổ biến SR lầ lưu trữ liệu.SR n bit lưu trữ n bit liệu thời gian mà chừng mạch cung cấp điện  Dịch chuyển liệu la khả thứ 2.Dịch chuyển có dịch chuyển phải,dịch chuyển trái,dịch chuyển vòng quanh 5.9 ỨNG DỤNG GHI DỊCH Lưu trữ dịch chuyển liệu: Ví dụ dịch bit: B1 b2 b3 b4 b5 b6 b7 0 1 b8 dịch chuyển trái bit 0 1 dịch chuyển phải bit 0 1 (a) Số chẵn 5.9 LƯU TRỮ VÀ DỊCH CHUYỂN DỮ LIỆU Tạo ký tự dạng điều khiển: Dùng để tạo tín hiệu (dạng sóng) tuần hồn nối tiếp Thay đổi dạng sóng cách thay đổi mã số nhị phân nạp vào ghi dịch,và thay đổi chu kỳ sóng cách thay đổi tốc độ đồng hồ mà ghi dịch từ đến 200MHz 5.9 LƯU TRỮ VÀ DỊCH CHUYỂN DỮ LIỆU Chuyển đổi liệu từ nối tiếp sang song song ngược lại: MÁY TÍNH Dữ liệu 8bit Ghi dịch song song sang nôi tiếp Ghi dịch nối tiếp sang song song MÁY TÍNH ... Flip Flop D: 5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI Chốt D: Cấu tạo: Cũng giống Flip Flip D, Chốt D có ngõ vào D Điều khác biệt với Flip Flop D là: Ngõ vào đồng hồ CK (D Flip Flop) thay ngõ vào... khiến cho ngõ vào chuyển mạch mức logic “0” “1” 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Flip Flop RS: S N1 Q N2 Q CK R * Clock tác động mức cao 5.1 MẠCH CHỐT RS VÀ FLIP FLOP RS Flip Flop nảy mức cao... S Q R CL Flip Flop D Q 5.3 FLIP FLOP D, CHỐT D, KÝ HIỆU IEEE/ANSI Ký hiệu IEEE/ANSI flip flop: Q C EN Q D Chốt D 5.4 IC FLIP FLOP TTL – ĐẶC TÍNH KỸ THUẬT Một số Flip Flop TTL FF IC JK FLIP 74LS76