Học phần cung cấp kiến thức về tối thiểu hoá hàm logic, các phương pháp biểu diễn, thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX...), thiết kế các mạch logic tổ hợp, các mạch tuần tự, các loại thanh ghi bộ đếm…. Từ đó hướng dẫn lập trình các hệ thống số bằng ngôn ngữ VHDL.
TRƯỜNG ĐẠI HỌC KINH TẾ - KỸ THUẬT CÔNG NGHIỆP KHOA ĐIỆN TỬ BỘ MÔN: KỸ THUẬT ĐIỆN TỬ ĐỀ CƯƠNG CHI TIẾT HỌC PHẦN: KỸ THUẬT PLD & ASIC THÔNG TIN CHUNG Tên học phần (tiếng Việt): KỸ THUẬT PLD & ASIC Tên học phần (tiếng Anh): PLD & ASIC TECHNIQUES Mã môn học: 50.2 Khoa/Bộ môn phụ trách: KỸ THUẬT ĐIỆN TỬ Giảng viên phụ trách chính: Th.S Ninh Văn Thọ Email: nvtho@uneti.edu.vn GV tham gia giảng dạy: Th.S Đặng Khánh Toàn, Th.S Ninh Văn Thọ Số tín chỉ: (39, 12, 45, 90) Số tiết Lý thuyết: 39 Số tiết TH/TL: 12 39+12/2 = 15 tuần x tiết/tuần Số tiết Tự học: 45 Tính chất học phần: Bắt buộc Học phần tiên quyết: Không Học phần học trước: Không Các yêu cầu học phần: Sinh viên có tài liệu học tập MƠ TẢ HỌC PHẦN Học phần cung cấp kiến thức tối thiểu hoá hàm logic, phương pháp biểu diễn, thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX ), thiết kế mạch logic tổ hợp, mạch tuần tự, loại ghi đếm… Từ hướng dẫn lập trình hệ thống số ngôn ngữ VHDL MỤC TIÊU CỦA HỌC PHẦN ĐỐI VỚI NGƯỜI HỌC Kiến thức Nắm kiến thức tối thiểu hoá hàm logic, phương pháp biểu diễn thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX ) Hiểu hệ thống số lập trình được, giới thiệu ngơn ngữ lập trình phần cứng VHDL để lập trình hệ thống số, cách lập trình cho mạch logic tổ hợp, cách lập trình cho mạch loại ghi đếm Kỹ Vận dụng kiến thức Kỹ thuật PLD ASIC nhằm thiết kế hệ thống số lập trình, sử dụng ngơn ngữ VHDL để lập trình hệ thống số, cách lập trình cho mạch tổ hợp, cách lập trình cho mạch Thiết kế hệ thống ASIC, từ mức thiết kế luận lý mức thiết kế vật lý Sử dụng ngôn ngữ mô tả phần cứng Verilog môi trường thiết kế vi mạch Tạo mô-đun chức thiết kế ASIC đơn giản Phân tích, sửa đổi tối ưu cho vấn đề xảy trình thực thiết kế Phẩm chất đạo đức trách nhiệm Rèn luyện tính chủ động, tích cực học tập tự nghiên cứu Nhận thức, đánh giá khả ứng dụng VHDL việc thết kế, lập trình mạch PLD & ASIC CHUẨN ĐẦU RA HỌC PHẦN Mã Mô tả CĐR học phần CĐR CĐR Sau học xong môn học này, người học có thể: CTĐT G1 Về kiến thức G1.1.1 G1.1.2 Nắm kiến thức vi mạch, tối thiểu hoá hàm logic Biểu diễn thiết kế mạch dãy, thiết kế dùng vi mạch (ROM, PLA, GAL, MUX ) G1.2.1 Hiểu, vận dụng ngơn ngữ lập trình phần cứng VHDL [1.3.1] [1.3.1] [1.3.1] Vận dụng lập trình hệ thống số, lập trình cho mạch logic tổ G1.2.2 hợp, cách lập trình cho mạch loại ghi [1.4.3] đếm G2 Về kỹ Thiết kế hệ thống số lập trình; Sử dụng ngơn ngữ VHDL G2.1.1 môi trường thiết kế vi mạch để lập trình hệ thống số, lập trình [2.1.2] cho mạch tổ hợp, lập trình cho mạch G2.1.2 Diễn giải trình thiết kế hệ thống ASIC, từ mức thiết kế luận lý mức thiết kế vật lý G2.1.3 Tạo mô-đun chức thiết kế ASIC đơn giản, bao [2.1.2] [2.1.4] gồm bước phân tích, thiết kế, mơ phỏng, kiểm tra từ mức luận lý mức vật lý G2.2.1 Phân tích, sửa đổi thiết kế tối ưu cho vấn đề diện tích, tốc độ, điện tính ổn định mạch [2.1.2] G2.2.2 Kỹ làm việc nhóm, làm việc độc lập; kỹ hợp tác [2.2.4] G2.2.3 Kỹ đọc hiểu tài liệu chuyên môn tiếng Anh [2.2.6] Năng lực tự chủ trách nhiệm G3 Có lực dẫn dắt chuyên môn, nghiệp vụ đào tạo; G3.1.1 có sáng kiến q trình thực nhiệm vụ giao; có khả tự định hướng, thích nghi với mơi trường làm việc khác [3.1.1] Có lực tự học tập, tích lũy kiến thức, kinh nghiệm để nâng cao trình độ chun mơn nghiệp vụ; có khả đưa kết G3.1.2 luận vấn đề chuyên môn, nghiệp vụ thông thường số vấn đề phức tạp mặt kỹ thuật; có lực lập kế hoạch, điều [3.1.2] phối, phát huy trí tuệ tập thể; có lực đánh giá cải tiến hoạt động chun mơn G3.2.1 Có trách nhiệm nghiên cứu, tìm hiểu thêm mơn học G3.2.2 [3.2.1] Có trách nhiệm chia sẻ trao đổi chuyên mơn để bổ sung, nâng cao trình độ kinh nghiệm, đóng góp phát triển xã hội [3.2.2] NỘI DUNG MÔN HỌC, KẾ HOẠCH GIẢNG DẠY STT Nội dung Số Số Tài liệu tiết tiết học tập, LT TH tham khảo Chương 1: Mạch dãy không đồng 1,2,3,4 Thiết kế dùng mạch tổ hợp có hồi tiếp, RS-FF không đồng bộ, T-FF Thiết kế dùng RS-FF Thiết kế dùng T-FF Điều khiển bật tắt đèn Nội dung STT Số Số Tài liệu tiết tiết học tập, LT TH tham khảo Chương 2: Mạch dãy đồng 1,2,3,4 Bộ cộng nhị phân thực liên tiếp 2 Tạo mã vòng CRC Mạch phát mã BCD đưa liên tiếp đầu vào bị sai Tạo bít lẻ cho mã BCD đưa liên tiếp đầu vào Chương 3: Thiết kế dùng vi mạch MSI, LSI 1,2,3,4 Thiết kế dùng MUX a Tạo hàm logic b Dùng MUX 4-1 tạo hàm biến c Dùng MUX 4-1 tạo hàm5 biến Thiết kế dùng DEMUX, DECODER a Tạo bít chẵn lẻ cho liệu dùng DEMUX mạch NAND 1,2,3,4 b Dùng DECODER mạch NOR tạo hàm logic Chương 4:Giới thiệu cấu trúc lập trình 1,2,3,4 Giới thiệu PLD PLD hãng ALTERA 3 CPLD hãng XILINX LOGIC lập trình FPGA FPGA ALTERA 1,2,3,4 FPGA XILINX Phần mềm lập trình Thảo luận, tập kiểm tra Chương 5: Ngơn ngữ lập trình VHDL 1,2,3,4 Sự đời ngôn ngữ VHDL Các thuật ngữ VHDL 3 Mô tả phần cứng VHDL Giới thiệu mơ hình hành vi Xử lý 1,2,3,4 Nội dung STT Số Số Tài liệu tiết tiết học tập, LT TH tham khảo Các kiểu đối tượng VHDL 1,2,3,4 Các kiểu liệu VHDL 8.Các toán tử VHDL Chương trình gói Chương 6: Thiết kế mạch tổ hợp VHDL 10 Giới thiệu Thiết kế mạch giải mã – mạch mã hóa 1,2,3,4 3.Thiết kế mạch đa hợp – mạch giải đa hợp Chương 7: Các ghi đếm VHDL 1,2,3,4 Giới thiệu 11 Thiết kế loại Flip – Flop a Thiết kế Flip – Flop loại JK b Thiết kế Flip – Flop loại RS 12 c Thiết kế Flip – Flop loại T 1,2,3,4 b Thiết kế Flip – Flop loại D Thiết kế ghi dịch 1,2,3,4 a Thiết kế ghi dịch vào nối tiếp nối tiếp 13 b Thiết kế ghi dịch vào nối tiếp song song c Thiết kế ghi dịch vào song song song song Thiết kế mạch đếm 14 1,2,3,4 a Thiết kế mạch đếm Jonhson b Thiết kế mạch đếm vòng c Thiết kế mạch đếm thập phân 15 Thảo luận, tập kiểm tra 1,2,3,4 MA TRẬN MỨC ĐỘ ĐÓNG GÓP CỦA NỘI DUNG GIẢNG DẠY ĐỂ ĐẠT ĐƯỢC CHUẨN ĐẦU RA CỦA HỌC PHẦN Mức 1: Thấp Mức 2: Trung bình Mức 3: Cao Chương Chuẩn đầu học phần Nội dung giảng dạy G1.1.1 G1.1.2 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 Chương 1: Mạch dãy không đồng 1.1 Thiết kế dùng 2 2 2 2 2 2 2 2 2 2 2 2 2 mạch tổ hợp có hồi tiếp, RS-FF khơng 2 2 đồng bộ, T-FF 1.2 Thiết kế dùng RS1 FF 1.3 Thiết kế dùng T- FF 2 2 1.4 Điều khiển bật tắt đèn 2 Chương 2: Mạch dãy đồng 2.1 Bộ cộng nhị phân 2 thực liên tiếp 2.2 Tạo mã vòng 2 2 CRC 2.3 Mạch phát 2 mã BCD đưa liên tiếp đầu vào bị sai 2.4 Tạo bít lẻ cho mã 2 BCD đưa liên tiếp 2 2 2 2 2 2 2 2 2 2 2 đầu vào Chương 3: Thiết kế dùng vi mạch MSI, LSI 3.1 Thiết kế dùng MUX 3.2 T Thiết kế dùng 2 2 DEMUX, 2 2 DECODER 3.6 Bài tập 2 2 Chương 4: Giới thiệu cấu trúc lập trình 4.1 Giới thiệu PLD 4.2 PLD hãng 2 2 2 2 ALTERA 4.3 CPLD hãng 2 2 XILINX 4.4 LOGIC lập trình 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 FPGA 4.5 FPGA ALTERA 2 2 4.6 FPGA XILINX 4.7 Phần mềm lập 2 2 2 trình Chương 5: Ngơn ngữ lập trình VHDL 5.1 Sự đời ngơn 2 ngữ VHDL 5.2 Các thuật ngữ 2 2 VHDL 5.1 Mô tả phần 2 cứng VHDL 5.4 Giới thiệu mô 5.6 Các kiểu đối 2 hình hành vi 5.5 Xử lý 2 2 2 2 2 2 2 tượng VHDL 5.7 Các kiểu liệu 2 VHDL 5.8 Các toán tử 2 5.9 Chương trình 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 gói 2 VHDL 5.10 Bài tập 2 2 2 Chương 6: Thiết kế mạch tổ hợp VHDL 6.1 Giới thiệu 6.2 Thiết kế mạch giải mã – mạch mã 2 2 2 2 2 hóa 6.3 Thiết kế mạch đa hợp – mạch giải đa 2 2 2 2 hợp Chương 7: Các ghi đếm VHDL 7.1 Giới thiệu 2 2 Chương Chuẩn đầu học phần Nội dung giảng dạy G1.1.1 G1.1.2 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 7.2 Thiết kế loại 2 Flip – Flop 7.3 Thiết kế 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 đếm 7.5 Bài tập 2 ghi dịch 7.4 Thiết kế mạch 2 2 2 2 2 PHƯƠNG THỨC ĐÁNH GIÁ HỌC PHẦN TT Điểm Quy định thành (Theo QĐ số 686/QĐ- phần ĐHKTKTCN ngày (Tỷ lệ %) 10/10/2018) Chuẩn đầu học phần G1.1.1 G1.1 G1.2.1 G1.2.2 G2.1.1 G2.1.2 G2.1.3 G2.2.1 G2.2.2 G2.2.3 G3.1.1 G3.1.2 G3.2.1 G3.2.2 Kiểm tra định kỳ lần Điểm + Hình thức: trắc nghiệm trình giấy (40%) x x x x x + Thời điểm: sau học hết chương 1,2,3 10 x x x x x x + Hệ số: 2 Kiểm tra định kỳ lần + Hình thức: trắc nghiệm giấy x + Thời điểm: sau học x x x x x x x x x x x x x x x x x x x x x x x x x x hết chương 4,5 + Hệ số: Kiểm tra định kỳ lần + Hình thức: trắc nghiệm giấy + Thời điểm: sau học x x x x hết chương 6,7 + Hệ số: Kiểm tra thường xuyên + Hình thức: Tham gia thảo luận, kiểm tra 15 phút, hỏi đáp, tập x x x lớp + Số lần: Tối thiểu lần/sinh viên 11 + Hệ số: Kiểm tra chuyên cần + Hình thức: Điểm danh theo thời gian tham gia học lớp + Số lần: tối thiểu 10 lần, x x x x x x x x x x x x x x x x x x x x x x x x x x x x vào thời gian tham gia học lớp + Hệ số: Điểm thi kết thúc học phần (60%) + Hình thức: trắc nghiệm máy tính + Thời điểm: Theo lịch thi học kỳ + Tính chất: Bắt buộc 12 PHƯƠNG PHÁP DẠY VÀ HỌC Giảng viên giới thiệu học phần, tài liệu học tập, tài liệu tham khảo, địa website để tìm tư liệu liên quan đến môn học Giảng viên s mô tả hoạt động thực tế trình sản xuất doanh nghiệp liên quan đến việc xây dựng, đọc giải thích v chi tiết, v lắp Các phương pháp giảng dạy áp dụng: Phương pháp thuyết trình; Phương pháp thảo luận nhóm; Phương pháp mơ phỏng; Phương pháp minh họa; Phương pháp miêu tả, làm mẫu Sinh viên chuẩn bị chương, làm tập đầy đủ, trau dồi kỹ làm việc nhóm để chuẩn bị thảo luận Trong trình học tập, sinh viên khuyến khích đặt câu hỏi phản biện, trình bày quan điểm, ý tư ng sáng tạo nhiều hình thức khác QUY ĐỊNH CỦA HỌC PHẦN 9.1 Quy định tham dự lớp học Sinh viên/học viên có trách nhiệm tham dự đầy đủ buổi học Trong trường hợp nghỉ học lý bất khả kháng phải có giấy tờ chứng minh đầy đủ hợp lý Sinh viên vắng 50% buổi học dù có lý hay khơng có lý bị coi khơng hồn thành khóa học phải đăng ký học lại vào học kỳ sau Tham dự tiết học lý thuyết Thực đầy đủ tập giao sách tập hình họa v kỹ thuật Tham dự kiểm tra học kỳ Tham dự thi kết thúc học phần Chủ động tổ chức thực tự học 9.2 Quy định hành vi lớp học Học phần thực nguyên tắc tôn trọng người học người dạy Mọi hành vi làm ảnh hư ng đến trình dạy học bị nghiêm cấm Sinh viên phải học quy định Sinh viên trễ 15 phút sau học bắt đầu s không tham dự buổi học Tuyệt đối không làm ồn, gây ảnh hư ng đến người khác q trình học Tuyệt đối khơng ăn uống, nhai kẹo cao su, sử dụng thiết bị điện thoại, máy nghe nhạc học 10 TÀI LIỆU HỌC TẬP, THAM KHẢO 10.1 Tài liệu học tập: 13 [1] Nguyễn Thúy Vân, Thiết kế logic mạch số, NXB Khoa học kỹ thuật, 2005 10.2 Tài liệu tham khảo: [2] Nguyễn Thuý Vân, Kỹ thuật số: Sách làm dùng giáo trình cho trường đại học kỹ thuật, NXB Khoa Học Kỹ Thuật, 2006 [3] Huỳnh Đắc Thắng, Kỹ thuật số thực hành, NXB khoa học kỹ thuật, 2006 [4] Vũ Đức Thọ (dịch), Cơ s kỹ thuật điện tử số, NXB Giáo Dục, 2011 11 HƯỚNG DẪN THỰC HIỆN Các Khoa, Bộ môn phổ biến đề cương chi tiết cho toàn thể giáo viên thực Giảng viên phổ biến đề cương chi tiết cho sinh viên vào buổi học học phần Giảng viên thực theo đề cương chi tiết duyệt Hà Nội, ngày … tháng … năm 2018 Trưởng khoa Trưởng môn (Ký ghi rõ họ tên) (Ký ghi rõ họ tên) Bùi Huy Hải Nguyễn Mai Anh 14 Người biên soạn (Ký ghi rõ họ tên) ... Bộ môn phổ biến đề cương chi tiết cho toàn thể giáo viên thực Giảng viên phổ biến đề cương chi tiết cho sinh viên vào buổi học học phần Giảng viên thực theo đề cương chi tiết duyệt Hà Nội,... giáo trình cho trường đại học kỹ thuật, NXB Khoa Học Kỹ Thuật, 2006 [3] Huỳnh Đắc Thắng, Kỹ thuật số thực hành, NXB khoa học kỹ thuật, 2006 [4] Vũ Đức Thọ (dịch), Cơ s kỹ thuật điện tử số, NXB Giáo... thành khóa học phải đăng ký học lại vào học kỳ sau Tham dự tiết học lý thuyết Thực đầy đủ tập giao sách tập hình họa v kỹ thuật Tham dự kiểm tra học kỳ Tham dự thi kết thúc học phần Chủ