Bài giảng Kiến trúc máy tính: Bài 5 - ThS. Phan Thanh Toàn

Bài giảng Kiến trúc máy tính - Bài 5: Các chip bổ trợ thông tin về chip điều khiển ngắt 8259; chip ghép nối ngoại vi khả trình PPI-8255A; chip định thời PIT-8253; chip điều khiển truy nhập bộ nhớ trực tiếp DMA-8237A.

KIẾN TRÚC MÁY TÍNH Giảng viên: ThS Phan Thanh Tồn v1.0014103212 BÀI CÁC CHIP BỔ TRỢ Giảng viên: ThS Phan Thanh Toàn v1.0014103212 MỤC TIÊU BÀI HỌC • Liệt kê chip bổ trợ máy vi tính • Liệt kê cơng dụng chip bổ trợ máy tính • Mơ tả cấu tạo nguyên tắc hoạt động chip bổ trợ như: 8259, 8255,… v1.0014103212 CÁC KIẾN THỨC CẦN CÓ Để hiểu rõ này, yêu cầu sinh viên cần có kiến thức liên quan đến mơn học sau: • Kỹ thuật số; • Kỹ thuật điện tử số v1.0014103212 HƯỚNG DẪN HỌC • Đọc tài liệu tóm tắt nội dung • Ln liên hệ lấy ví dụ thực tế học đến vấn đề̀ khái niệm • Sử dụng ngơn ngữ lập trình Pascal, C,… • Làm tập luyện thi trắc nghiệm theo yêu cầu v1.0014103212 CẤU TRÚC NỘI DUNG 5.1 Chip điều khiển ngắt 8259 5.2 Chip ghép nối ngoại vi khả trình PPI-8255A 5.3 Chip định thời PIT-8253 5.4 Chip điều khiển truy nhập nhớ trực tiếp DMA-8237A v1.0014103212 5.1 CHIP ĐIỀU KHIỂN NGẮT 8259A 5.1.1 Cấu tạo nguyên tắc hoạt động v1.0014103212 5.1.2 Lập trình cho PIC 8259A 5.1.1 CẤU TẠO VÀ NGUYÊN TẮC HOẠT ĐỘNG • Hệ thống máy tính có nhiều loại ngắt nhiều ngắt • Mỗi ngắt có mức ưu tiên khác • VXL có lối vào cho ngắt là: INTR, NMI • Cần điều khiển ưu tiên ngắt để đưa tín hiệu ngắt vào chân INTR, NMI Hình 1: Sơ đồ khối PIC 8259 A v1.0014103212 5.1.1 CẤU TẠO VÀ NGUYÊN TẮC HOẠT ĐỘNG • Các ghi IRR, ISR, IMR: bit • Tín hiệu yêu cầu ngắt: IR0, IR1, … , IR7 • Thanh ghi che ngắt (IMR – Interrupt Mask Register): Cấm/cho phép ngắt • IRR: Thanh ghi yêu cầu ngắt • IR: Thanh ghi ngắt phục vụ • PR: Mạch logic giải ưu tiên ngắt v1.0014103212 5.1.1 CẤU TẠO VÀ NGUYÊN TẮC HOẠT ĐỘNG Hình 2: Sơ đồ phối ghép 8259 với VXL v1.0014103212 10 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo)  Chế độ 1: Phát xung đơn với thời gian tồn xung biến đổi Hình 6: Chế độ đếm với số đếm v1.0014103212 38 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo)  Chế độ 2: Các xung nhịp đưa vào đếm chia giá trị nạp ghi đếm Hình 7: Chế độ đếm với số đếm v1.0014103212 39 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo)  Chế độ 3: Phát sóng hình vng Hình 8: Chế độ đếm với số đếm  Chế độ 4: Tạo xung phần mềm  Chế độ 5: Tạo xung xung cửa GATE, giống chế độ v1.0014103212 40 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo) • Viết đếm  Viết từ điều khiển để xác lập chế độ làm việc  Nạp số đếm ban đầu  Ví dụ sử dụng đếm 2, phát xung hình vng (chế độ 3), tần số 10KHz, tần số Clock: 1.19318MHz, hệ số chia viết vào đếm là: 119 MOV AL, 1001 0110 b; nạp từ điều khiển vào AL OUT 43h, AL; viết từ điều khiển qua cổng 43h vào ghi điều khiển MOV AL, 119; nạp byte thấp vào AL OUT 42h, AL; viết giá trị đếm vào đếm C2 v1.0014103212 41 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo) • Đọc đếm  Nếu cần đọc giá trị tức thời đếm trình đếm chưa kết thúc phải sử dụng lệnh chốt đếm lệnh đọc ghi từ điều khiển  Tại thời điểm lệnh chốt đếm viết vào ghi từ điều khiển, giá trị đếm chốt vào ghi đệm PIT 8253 D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 0 x x x x  SC1, SC0: bit chọn đếm chốt  00: Bộ đếm chọn  01: Bộ đếm chọn  10: Bộ đếm chọn  X: Khơng có nghĩa v1.0014103212 42 5.3.2 LẬP TRÌNH CHO 8253 (tiếp theo) • Các chức đếm máy vi tính  Cập nhật đồng hồ hệ thống:  Bộ đếm hoạt động chế độ 2;  Lối vào có xung nhịp: 1.19318MHz;  Lối vào cổng Gate đặt mức logic 1;  Giá trị ban đầu 65535  Làm tươi nhớ RAM;  Phát sóng âm với tần số biến đổi loa v1.0014103212 43 5.4 CHIP TRUY NHẬP BỘ NHỚ TRỰC TIẾP DMA-8237 5.4.1 Phương pháp truy nhập nhớ trực tiếp 5.4.2 Chip điều khiển DMAC v1.0014103212 44 5.4.1 PHƯƠNG PHÁP TRUY NHẬP BỘ NHỚ TRỰC TIẾP • Phương pháp vào/ra ngắt đảm bảo thời gian vào/ra số liệu ngắn, phải thực phần mềm  Cần tham gia VXL • Khi cần chuyển lượng liệu nhiều  Khơng đủ nhanh để đáp ứng • Sử dụng mạch phần cứng thực việc truyền liệu nhớ TBNV không cần qua VXL  Gọi phương pháp truy nhập nhớ trực tiếp (DMA – Direct MemoryAccess) Không gian nhớ Vi xử lý DMAC Khơng gian vào/ra Hình 9: Các đường liên hệ trực tiếp trình DMA v1.0014103212 45 5.4.1 PHƯƠNG PHÁP TRUY NHẬP BỘ NHỚ TRỰC TIẾP • DMAC chia sẻ thời gian sử dụng bus liệu, địa điều khiển CPU DMAC Thiết bị I/O HOLD HRQ DRQ DRQ HLDA HACK DACK DACK Bộ nhớ Hình 10: Sơ đồ phối ghép DMAC với nhớ, TBNV, VXL v1.0014103212 46 5.4.2 CHIP ĐIỀU KHIỂN DMAC • Sơ đồ nguyên lý DMAC v1.0014103212 47 5.4.2 CHIP ĐIỀU KHIỂN DMAC • DMAC gồm khối  Timing Control: Sinh tín hiệu định thời bên tín hiệu điều khiển bên 8237  Program Command Control  Giải mã lệnh gửi tới 8237 trước phục vụ yêu cầu DMA  Giải mã từ điều khiển chế độ xác định kiểu DMA phục vụ yêu cầu DMA  Priority Encoder: Giải xung đột yêu cầu DMA đồng thời v1.0014103212 48 5.4.2 CHIP ĐIỀU KHIỂN DMAC (tiếp theo) • Các chân tín hiệu DMAC  IOR : DMAC đọc tín hiệu từ thiết bị ngoại vi;  IOW : DMAC viết liệu thiết bị ngoại vi;  MEMR : Dữ liệu đọc từ nhớ chính;  MEMW : Dữ liệu ghi vào nhớ chính;  READY: Tín hiệu vào từ nhớ thiết bị ngoại vi;  HLDA: CPU báo cho DMAC biết CPU rời khỏi bus, trao bus cho DMAC;  ADSTB: Nhận byte cao chốt địa DMA;  AEN: Kích hoạt chốt địa DMA;  HRQ: Tín hiệu yêu cầu DMA từ chip 8237 v1.0014103212 49 5.4.2 CHIP ĐIỀU KHIỂN DMAC (tiếp theo) • Các chân tín hiệu DMAC:  CS : Tín hiệu chọn chip;  CLK: Lối vào xung đồng hồ;  RESET: Khởi động lại chip;  DACK – DACK : Chấp nhận DMA;  DREQ0-DREQ3: Đòi hỏi DMA từ TBNV;  DB0-DB7: Bus liệu chiều;  A0-A7: Tín hiệu địa chỉ;  EOP : Kết thúc xử lí DMA v1.0014103212 50 5.4.2 CHIP ĐIỀU KHIỂN DMAC (tiếp theo) • Hoạt động 8237: Bao gồm chu kỳ hoạt động  Chu kỳ rỗi  Kiểm tra tín hiệu DREQ xem có thiết bị u cầu DMA;  Kiểm tra CS CPU có yêu cầu đọc/ghi ghi bên  Chu kỳ hoạt động  Diễn có yêu cầu DREQ từ thiết bị ngoại vi;  Gửi tín hiệu HRQ tới CPU;  Hoạt động chế độ: Chế độ chuyển từ, chế độ chuyển mảng, chế độ chuyển theo nhu cầu, chế độ ghép tầng v1.0014103212 51 TÓM LƯỢC CUỐI BÀI Trong tìm hiểu nội dung sau: v1.0014103212 • Các chip bổ trợ hệ thống máy tính; • Cấu tạo nguyên tắc hoạt động chip bổ trợ như: 8255, 8259, 8237,… 52 ... CẤU TRÚC NỘI DUNG 5. 1 Chip điều khiển ngắt 8 259 5. 2 Chip ghép nối ngoại vi khả trình PPI-8 255 A 5. 3 Chip định thời PIT-8 253 5. 4 Chip điều khiển truy nhập nhớ trực tiếp DMA-8237A v1.0014103212 5. 1... trạng thái 8 259 , từ xác định nguồn ngắt định phục vụ ngắt v1.0014103212 22 5. 2 CHIP GHÉP NỐI NGOẠI VI KHẢ TRÌNH PPI-8 255 A 5. 2.1 Cấu tạo nguyên tắc hoạt động 8 255 A 5. 2.2 Lập trình với 8 255 A v1.0014103212... 8 255 hoạt động chế độ (0,1,2) v1.0014103212 25 5.2.1 CẤU TẠO VÀ NGUYÊN TẮC HOẠT ĐỘNG CỦA 8 255 A (tiếp theo) • Chân CS chọn chip 8 255 A để làm việc với xử lý • Chân RD • Chân WR : Ghi liệu vào 8 255 A