Xây dựng core xử lý âm thanh trong hệ thống đa phương tiện

CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG Đại Học Quốc Gia Tp Hồ Chí Minh TRƯỜNG ĐẠI HỌC BÁCH KHOA CAO TUAÁN VŨ XÂY DỰNG CORE XỬ LÝ ÂM THANH TRONG HỆ THỐNG ĐA PHƯƠNG TIỆN Chuyên ngành: Kỹ thuật vô tuyến điện tử Mã số ngành: 2.07.01 LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng năm 2005 LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG LỜI CẢM ƠN Em xin chân thành cảm ơn tất thầy cô Trường Đại Học Bách Khoa TP Hồ Chí Minh dạy dỗ, bảo em suốt thời gian học Đại Học Cao học Em xin chân thành cảm ơn PGS-TS Lê Tiến Thường tận tình hướng dẫn, truyền đạt kiến thức phương pháp làm việc, nghiên cứu khoa học Thầy cho Em, giúp Em chập chững bước vào đường nghiên cứu khoa học gian khó Con xin đội ơn gia đình tạo điều kiện thuận lợi, động viên suốt trình học tập Tôi xin cảm ơn tất bạn bè giúp đỡ nghiên cứu học tập Cao Tuấn Vũ LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG ABSTRACT In recent years, cores have captured a special attention from many ASIC designers who understand the potential of using these blocks in bulding on-chip systems Core is an IP (intellectual property) silicon circuit block, usually containing at least 000 gates, that can be used in buiding a more complex application on a chip These cores help the ASIC designers to shortens the time for designing new systems through design reuse The purpose of this thesis is to design and implement such a core-Multimedia core for audio signal processing, namely mp3 decoding core Audio signal processing in Multimedia systems is very important A multimedia system links images and audio to distribute and transmit information to users These images and audio data have to be compressed for raising capacity of storing and processing in the real time, allowing the content of signals suitable to the band-width of processing system For each teminal, sofwares are the most common to read the compressed data, but in recent years portable devices such as mobile phones, mp3 players, etc…have gained in popularity, therefore designing of decompressing cores used in the handheld devices are the necessary demand for professional ASIC designers This thesis will go into details of audio signal processing theory- especially theory for digital audio compression and decompression (using the algorithm transforms like: MDCT, IMDCT…), concept of cores, as well as methodes and CAD tools for designing multimedia core Most importantly, this thesis tend to obtain the results in implementation of the audio processing core The implementation is divided into the following basic parts: • Defining core-based on compression and decompression theory (MPEG layer 3- MP3 standar is used) The core can be partitioned into subbcores (Huffman, Requantizer, Reorder, Antialias, IMDCT, filterbank) small enough that each subcore can be designed, coded, and tested easily • Chosing the efficient mp3 decoding algorithms for the core Those are algorithms for Huffman decoding, requantizer, IMDCT, polyphase filterbank • Developing state models and writing VHDL code for describing core • The core is synthetized, compiled and simulated on Xilinx ISE 7.1i sofware • Implementing this core on FPGA Virtex-II Pro board The above core design process conforms to the standard core design methodolology (reference material [12]) in order to make sure that designed multimedia core runs well, to satisfy the conditions for a virtual component, can be used in many SoC (System-on-aChip) designs without to care about the way, the technology to design this core LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG TÓM TẮT Vài năm gần đây, cores dành quan tâm đặc biệt nhà thiết kế ASIC (Application Specific Integrated Circuit) - người hiểu rõ tiềm blocks việc xây dựng hệ thống chip Core khối mạch silicon có đặc tính thông minh (intellectual property-IP block), chứa 5000 cổng, module có chức phức tạp thiết kế sẵn dùng nhiều ứng dụng Cores sau thiết kế đưa vào thư viện sử dụng việc xây dựng ứng dụng lớn phức tạp chip bán dẫn Việc sử dụng cores nói công nghệ thiết kế, sản xuất vi mạch giúp rút ngắn thời gian chi phí cho việc thiết kế thông qua việc sử dụng lại cores mà không cần quan tâm đến việc chúng (cores) thiết kế theo công nghệ nào, không cần phải bận tâm đến việc thử nghiệm kiểm tra chức chúng Mục đích luận văn thực core thế, core xử lý âm hệ thống đa phương tiện (Multimedia), cụ thể core giải nén âm MP3 Hệ thống đa phương tiện liên kết hình ảnh âm để phân phối truyền thông tin đến người sử dụng Hình ảnh âm nói phải nén để nâng cao khả lưu trữ xử lý thời gian thực, cho phép làm phù hợp nội dung tín hiệu với độ rộng băng tần hệ thống xử lý Tại đầu thu, thông thường phần mềm giải mã sử dụng để đọc liệu nén Tuy nhiên năm gần đây, thiết bị cầm tay điện thoại di động, máy nghe nhạc mp3… phát triển nhanh chóng trở nên thông dụng, việc thiết kế core giải nén sử dụng thiết bị cầm tay nói đòi hỏi vô cần thiết dành cho nhà thiết kế ASIC Luận văn sâu tìm hiểu lý thuyết xử lý tín hiệu âm thanh, quan trọng lý thuyết nén giải nén âm số (dùng phép biến đổi MDCT, IMDCT…), khái niệm cores phương pháp thiết kế cores, công cụ CAD cho việc thiết kế cores Tuy nhiên quan trọng luận văn phải thiết kế core xử lý âm Việc thiết kế core bao gồm công đoạn sau: • Đặc tả core dựa lý thuyết nén giải nén âm số, chuẩn nén đề nghị cho việc thiết kế MP (MP3 chuẩn nén âm - phát triển nhóm MPEG sử dụng rộng rãi nay) Dựa đặc tả ta phân hoạch core thành khối (subcores), là: Huffman- subcore giải mã Huffman, Requantizersubcore lượng tử hoá ngược, Reorder – subcore cho việc xếp lại lines tần số, Antialias – subcore giảm chồng lấn sử dụng lọc không lý tưởng trình nén, IMDCT- subcore cho việc biến đổi cosine rời rạc có cải biên Filterbank – subcore để LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG thực thi tổng hợp băng Các subcores đủ nhỏ để thiết kế, mã hoá kiểm tra cách dễ dàng • Chọn lựa thuật toán cho việc thực thi core, thuật toán cho giải mã Huffman, thuật toán thực lượng tử hoá ngược, thuật toán thực IMDCT, thuật toán tính toán băng lọc tổng hợp đa pha • Phát triển mô hình hành vi viết mã đặc tả subcores toàn core Ngôn ngữ sử dụng VHDL • Mô kiểm tra hoạt động core phần mềm ISE Xilinx 7.1i • Tổng hợp RTL (Register Transfer Level), trình biên dịch tối ưu hóa mô tả phần cứng mức thấp viết ngôn ngữ mô tả phần cứng (VHDL) thành thực mức cổng • Lập mô hình để kiểm tra hoạt động core cách thiết kế máy nghe nhạc mp3 sử dụng core vừa thiết kế, thực thi kit FPGA Virtex-II Pro Toàn trình thiết kế core nói tuân theo trình thiết kế core chuẩn (tài liệu tham khảo [12]) nhằm đảm bảo cho core thiết kế thoả mãn tiêu chuẩn linh kiện ảo, sử dụng việc thiết kế SoC mà không cần quan tâm linh kiện ảo thiết kế theo công nghệ LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG MỤC LỤC CHƯƠNG CHƯƠNG CHƯƠNG GIỚI THIỆU VẤN ĐỀ .15 1.1 ĐẶT VẤN ĐỀ 15 1.2 LÝ DO THỰC HIỆN CỦA ĐỀ TÀI .16 1.3 MỤC TIÊU CỦA ĐỀ TÀI 17 1.4 TOÅNG QUAN TÌNH HÌNH NGHIÊN CỨU 17 1.4.1 Tình hình nghiên cứu nước 17 1.4.2 Tình hình nghiên cứu giới 17 1.5 BOÁ CỤC ĐỀ TÀI .19 1.6 Ý NGHĨA ĐỀ TÀI 21 1.6.1 Ý nghóa khoa học 21 1.6.2 Ý nghóa kinh tế xã hội 21 XỬ LÝ TÍN HIỆU ÂM THANH TRONG HỆ THỐNG ĐA PHƯƠNG TIỆN 23 2.1 MỞ ĐẦU 23 2.1.1 Định nghóa Aâm thanh: 23 2.1.2 Xử lý tín hiệu âm hệ thống Multimedia 23 2.2 HỆ THỐNG XỬ LÝ TÍN HIỆU ÂM THANH 24 2.2.1 ADC .24 2.2.2 DAC .24 2.3 NÉN VÀ GIẢI NÉN TÍN HIỆU AUDIO SỐ 24 2.3.1 Heä thống tai nghe người (HAS) 25 2.3.2 Caùc kỹ thuật giảm liệu audio 26 2.3.3 Quá trình mã hoá audio .27 2.3.4 Các tiêu chuẩn mã hoá audio 28 TIEÂU CHUẨN MÃ HOÁ ÂM THANH MP3 30 3.1 TỔNG QUAN TIÊU CHUẨN MPEG-1 30 3.2 CAÁU TRÚC CỦA MỘT FILE MP3 30 3.2.1 Frame Header 31 3.2.2 Kieåm soát lỗi CRC 33 3.2.3 Thông tin phụ (side information) 33 3.2.4 Dữ liệu (Main Data) 36 3.2.5 Dữ liệu phụ thuộc 38 3.3 QUÁ TRÌNH MÃ HOÁ MP3 38 3.3.1 Cấu trúc mã hoá MP3 38 3.3.2 Bộ phân tích FFT (Fast Fourier Transform) 39 3.3.3 Bộ tạo ngưỡng che (Masking Thresholds) 39 3.3.4 Baêng lọc phân tích đa pha .39 3.3.5 Phép biến đổi MDCT với Dynamic Windowing 40 3.3.6 Taïo thang độ (Scaling) lượng tử hoá (Quantization) 41 3.3.7 Mã hoá Huffman (Huffman encoding) 41 3.3.8 Mã hoá thông tin phụ (coding of Side information) 41 3.3.9 Định dạng MP3 chuỗi bit neùn 41 3.4 QUÁ TRÌNH GIẢI MÃ MP3 42 3.4.1 Cấu trúc giải mã MP3 42 3.4.2 Sự đồng 43 3.4.3 Giải mã Huffman (Huffman decoding) 43 3.4.4 Descaling (Requantization) 43 LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG CHƯƠNG CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG 3.4.5 Reordering 44 3.4.6 Giải mã Stereo (Stereo Decoding) 45 3.4.7 Giảm chồng lấn (Alias Reduction) 45 3.4.8 IMDCT 46 3.4.9 Phép đảo tần số (Frequency Inversion) 46 3.4.10 Loïc băng tổng hợp đa pha (Synthesis polyphase filter bank) .46 CORES VÀ PHƯƠNG PHÁP THIEÁT KEÁ CORES TRONG SoC 49 4.1 KHÁI NIỆM CORES .49 4.2 QUÁ TRÌNH THIẾT KẾ SoC 49 4.2.1 Mô hình Waterfall mô hình Spiral 49 4.2.2 Top-Down vaø Bottom-Up 50 4.3 QUÁ TRÌNH THIẾT KẾ CORES 51 4.3.1 Tổng quan trình thiết kế 51 4.3.2 Nội dung đặc tả thiết kế 53 4.4 THIEÁT KEÁ CORE MỨC CAO (TOP-LEVEL MACRO DESIGN) 54 4.4.1 Quá trình thiết kế core mức cao 54 4.4.2 Các hoạt động công cụ .54 4.5 THIEÁT KEÁ SUBCORES 55 4.5.1 Quá trình thiết kế subcores 56 4.5.2 Các hoạt động công cụ .56 4.6 TÍCH HP CÁC SUBCORES 57 4.6.1 Quá trình thiết keá 58 4.6.2 Các hoạt động công cụ .58 CÔNG CỤ THIEÁT KEÁ CORES 60 5.1 THIẾT KẾ SỐ VỚI VHDL 60 5.1.1 Khái niệm VHDL 60 5.1.2 Viết mã VHDL đơn giản .60 5.2 PHẦN MỀM XILINX ISE .60 5.2.1 Tổng quan phần mềm ISE 60 5.2.2 Tổng quan trình Project Navigator 62 5.2.3 Tổng quan trình CORE Generator 62 5.3 COÂNG NGHEÄ FPGA 62 5.3.1 Khái niệm FPGA 62 5.3.2 Ứng dụng FPGA .63 5.3.3 Quá trình cài đặt 63 5.3.4 Các công nghệ lập trình chip .64 5.4 PHẦN CỨNG LẬP TRÌNH 64 5.4.1 Caùc cores RocketIO / RocketIO X MGT .66 5.4.2 Khối xử lý PowerPC 405 .66 5.4.3 Các khối Vào/Ra IBOs (Input/Output Blocks) 66 5.4.4 Các khối Logic cấu hình CLBs 67 5.4.5 Block SelectRAM+ Bộ nhớ 67 5.4.6 Các nhân 18 x 18 Bit 67 5.4.7 Global Clocking 68 ĐẶC TẢ VÀ LỰA CHỌN THUẬT TOÁN THỰC THI CORE .70 6.1 ĐẶC ĐIỂM VÀ SƠ ĐỒ THỰC HIỆN .70 6.2 ĐẶC TẢ CÁC SUBCORES .71 6.2.1 Subcore đồng (Synchronizer) 71 6.2.2 Subcore giải mã Huffman (Huffman) 72 6.2.3 Subcore lượng tử hoá ngược (Requantizer) 73 6.2.4 Subcore xếp lại lines tần soá (Reorder) 74 6.2.5 Subcore chống chồng lấn (Antialias) 75 6.2.6 Subcore biến đổi ngược cosine rời rạc có cải bieân (IMDCT) .76 6.2.7 Subcore tổng hợp băng lọc đa pha (filterbank) .76 6.2.8 Subcore giao tiếp với giới thực (Giaotiep) 77 6.3 LỰA CHỌN THUẬT TOÁN THỰC THI 80 6.3.1 Giải mã Huffman 80 6.3.2 Lượng tử hoá ngược .81 LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG CHƯƠNG CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG 6.3.3 Biến đổi ngược cosine rời rạc có cải biên .81 6.3.4 Lọc băng tổng hợp đa pha .83 KIẾN TRÚC CORE GIẢI NÉN ÂM THANH 87 7.1 KIẾN TRÚC CORE 87 7.2 THIẾT KẾ CÁC KHỐI CON (SUBCORES) 88 7.2.1 Subcore đồng (Synchronizer.vhd) 88 7.2.2 Subcore giaûi maõ Huffman (Huffman.vhd) 88 7.2.3 Subcore lượng tử hoá ngược (Requantizer) 91 7.2.4 Subcore xếp lại lines tần soá (Reorder) 94 7.2.5 Subcore chống chồng lấn (Antialias) 95 7.2.6 Subcore biến đổi ngược cosine rời rạc có cải bieân (IMDCT) .96 7.2.7 Subcore tổng hợp băng lọc đa tần (filterbank) 98 7.2.8 Subcore Giao tiếp với ngõ .100 7.3 TOÅNG HP CÁC SUBCORES 100 7.3.1 Subcore Synchronizer 101 7.3.2 Subcore Huffman 101 7.3.3 Subcore Requantizer 101 7.3.4 Subcore Reorder 102 7.3.5 Subcore Antialias 102 7.3.6 Subcore IMDCT 102 7.3.7 Subcore filterbank .103 7.3.8 Subcore Giaotiep 103 7.3.9 Subcore Controller 103 7.4 TÍCH HP CÁC SUBCORES THÀNH CORE 104 7.4.1 Tích hợp .104 7.4.2 Kết tổng hợp Core 105 MÔ HÌNH KIỂM TRA HOẠT ĐỘNG CỦA CORE 107 8.1 PHÁT TRIỂN TESTBENCH 107 8.2 MÔ HÌNH MÁY NGHE NHẠC MP3 109 8.2.1 Bộâ tạo xung clock board ML 310 110 8.2.2 Mạch biến đổi số sang tương tự (DAC) .110 8.2.3 Giao tiếp FPGA flash memory .111 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN .115 9.1 KẾT LUẬN 115 9.1.1 Subcore đồng (Synchronizer.vhd) 115 9.1.2 Subcore giải mã Huffman (Huffman.vhd) 115 9.1.3 Subcore lượng tử hoá ngược (Requantizer) .116 9.1.4 Subcore xếp lại lines tần soá (Reorder) 116 9.1.5 Subcore chống chồng lấn (Antialias) 116 9.1.6 Subcore biến đổi ngược cosine rời rạc có cải bieân (IMDCT) .116 9.1.7 Subcore tổng hợp băng lọc đa tần (filterbank) 117 9.1.8 Subcore Giao tiếp với ngõ .117 9.2 HƯỚNG PHÁT TRIỂN 117 LUẬN VĂN THẠC SĨ KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG DANH SÁCH CÁC BẢNG Bảng 1.1 Bảng 3.1 Baûng 3.2 Baûng 3.3 Baûng 3.4 Baûng 3.5 Baûng 3.6 Baûng 3.7 Baûng 3.8 Baûng 3.9 Baûng 3.10 Baûng 3.11 Baûng 3.12 Baûng 5.1 Baûng 6.1 Baûng 6.3 Baûng 6.2 Baûng 7.1 Baûng 7.2 Baûng 7.3 Baûng 7.4 Baûng 7.5 Baûng 7.6 Baûng 7.7 Baûng 8.1 Baûng 8.2 Baûng 8.3 Bảng 8.4 Tiêu chuẩn băng thông, tốc độ bit số ứng dụng Multimedia Các mức nén MPEG-1 [28] Thông tin layer Header frame [28] Thông tin birate Header frame [28] Thông tin frequency Header frame [28] Thông tin Mode Header frame [28] Thông tin Mode Extension Header frame [28] Trường thông tin phụ farme [28] Thông tin scfsi thông tin phụ frame [28] Trường side_info granule 0/ granule [28] Thông tin Scalefac_compress trường side_info granule 0/ granule [28] Thông tin Block_type trường side_info granule 0/ granule [28] Thông tin Scalefac_scales trường side_info granule 0/ granule [28] Các thông số cho họ Virtex –II Pro XC2VP30 –FF896 [32] Đặc điểm Core Các hệ số giảm chồng lấn MP3 Các subcores core giải nén âm Mã nguồn cho subcore Synchronizer Mã nguồn cho subcore Huffman Mã nguồn cho subcore Requantizer Mã nguồn cho subcore Reorder Mã nguồn cho subcore Antiaias Mã nguồn cho subcore IMDCT Mã nguồn cho subcore filterbank Mã nguồn cho trình testbench Kết nối M1535 với FPGA thông qua bus PCI [35] Các thông tin giao tiếp Flash Memory M1535 [35] Mã nguồn cho chương trình tạo máy nghe nhạc FPGA LUẬN VĂN THẠC SĨ 17 31 32 32 33 33 34 34 35 35 36 36 37 66 71 76 72 89 91 94 96 97 98 101 110 113 114 114 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG DANH SÁCH CÁC HÌNH Hình 2.1 Hình 2.2 Hình 2.3 Hình 2.4 Hình 2.5 Hình 2.6 Hình 2.7 Hình 3.1 Hình 3.2 Hình 3.3 Hình 3.4 Hình 3.5 Hình 3.6 Hình 3.7 Hình 3.8 Hình 3.9 Hình 3.10 Hình 3.11 Hình 3.12 Hình 3.13 Hình 3.14 Hình 3.15 Hình 4.1 Hình 4.2 Hình 4.3 Hình 4.4 Hình 4.5 Hình 5.1 Hình 5.2 Hình 5.3 Hình 5.4 Hình 5.5 Hình 5.6 Hình 5.7 Hình 5.8 Hình 5.9 Hình 5.10 Hệ thống Xử lý tín hiệu âm Sơ đồ biến đổi A/D [1] Sơ đồ biến đổi D/A [1] Đặc tính mặt nạ hệ thống tai người [20] Mặt nạ che theo thời gian [26] Cấu trúc mã hoá âm [2] Băng tần hẹp cho phép che nhiều nhiễu [4] Cấu trúc frame audio mp3 [14] Cấu trúc Header frame [28] Các miền miền tần số [20] Tổ chức hệ số thang độ theo granules kênh [13] Việc sử dụng bit resevoir [13] Mã hoá tín hiệu âm theo chuẩn MP3 [29] Quá trình lọc băng phân tích đa pha [30] Các loại cửa sổ [31] Quá trình giải mã Mp3 theo kiểu sterseo [20] Sơ đồ giải mã âm mono theo chuẩn MP3 Các lines tần số chia làm phần [13] Quá trình descaling [13] Quá trình reoder [20] Giảm chồng lấn với tính toán hình bướm [13] Hoạt động lọc băng tổng hợp đa pha [30] Dòng thiết kế ASIC waterfall [12] Quá trình thiết kế core [12] Quá trình thiết kế cores mức cao [12] Dòng thiết kế subcores [12] Quá trình tích hợp Core [12] Dòng thiết kế ISE Kiến trúc FPGA [5] Quá trình cài đặt FPGA [5] Board lập trình ML310 [35] Tổng quan kiến trúc Virtex-II Pro [32] Kiến trúc khối PowerPC 405 Virtex-II Pro [32] Sơ đồ I/O Virtex-II Pro [33] Phần tử CLB Virtex-II Pro [33] Cấu hình slice Virtex-II Pro [33] Khối nhân khối BSR+Memory [33] LUẬN VĂN THẠC SĨ 10 11 11 11 12 13 14 15 17 18 22 24 24 25 26 27 29 29 30 31 31 32 33 37 39 41 42 44 48 49 50 51 52 53 53 54 54 55 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG MÔ HÌNH KIỂM TRA HOẠT ĐỘNG CỦA CORE 8.1 PHÁT TRIỂN TESTBENCH 8.2 MÔ HÌNH MÁY NGHE NHẠC MP3 LUẬN VĂN THẠC SĨ 106 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG MÔ HÌNH KIỂM TRA HOẠT ĐỘNG CỦA CORE Sau hoàn tất việc thiết kế Core chương 7, chương đưa mô hình để kiểm tra hoạt động core xử lý âm vừa thiết kế Có hai mô hình kiểm tra hoạt động Core: Mô hình thứ thực hoàn toàn máy tính, phát triển testbench với tất thứ giả lập máy tính, như: đọc file mp3, đồng bộ, tạo xung clock…Kết cho file ngõ định dạng *.waw, file chơi windows media player Ngoài mô hình kiểm tra hoạt động subcores Mô hình thứ hai thiết kế máy nghe nhạc MP3 sở Core vừa thiết kế Core tạo đổ xuống kit FPGA Virtex-II Pro với mạch tạo máy nghe nhạc hoàn chỉnh Sau phương án kiểm chứng cụ thể: 8.1 PHÁT TRIỂN TESTBENCH Sau hoàn tất thiết kế Core, ta tiến hành testbench cho Core để kiểm tra hoạt động Core Sơ đồ testbench cho Core cho hình 8.1 tb_decoder.vhd Clock generator clk Reset generator rst MP3 file reader si_data si_valid si_req Hình 8.1 Decoder (decoder.vhd) so_clk so_data so_sel Sơ đồ testbench cho core Để thực testbench ta tạo khối đồng giả (Dummy_ synchronizer.vhd) Lý phải tạo khối đồng giả mã nguồn vhdl đọc trực tiếp file mp3 Ta sử dụng file *.txt tạo từ C (tài liệu tham khảo [16], [17], [18], [19]), file văn LUẬN VĂN THẠC SĨ 107 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG bản, đọc trực tiếp mã vhdl Giải thuật cho Dummy_ synchronizer.vhd cho lưu đồ hình 8.2 Bắt đầu Đọc file ngõ vào cách đọc frame Xác định thông tin phụ, thông tin phụ dài 136 bit kênh đơn N Kết thúc 136 bit thông tin phụ? Y Xác định hệ số thang độ, hệ số thang độ phần liệu N Kết thúc frame? Y Kết thúc đọc file ngõ vào? N Y Kết thúc Hình 8.2 Giải thuật cho khối đồng giả Ta tiến hành kiểm tra hoạt động core subcores dựa theo sơ đồ hình 8.3 sau: • Trước tiên, đặt file ngõ vào inputfile.txt để kiểm tra hoạt động toàn Core Sau qua khối đồng giả, tạo thông tin frm sco cung cấp cho subcores phục vụ giãi mã Kết cho file ngõ *.txt, ta đổi trở định dạng *.waw, file chơi windows media player LUẬN VĂN THẠC SĨ 108 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG • Tiếp đến ta thay đổi inputfile.txt file khác để kiểm tra hoạt động subcores Ngõ subcore ngõ vào subcore khác Ngõ subcore sau kiểm tra chạy mô có định dạng txt so sánh với file tương ứng tạo C code Kết cho xác Ví dụ để kiểm tra hoạt động subcore reorder, ta đặt flie ngõ vào reorder.txt tiến hành chạy mô phỏng, lấy kết ngõ so sánh với antialias.txt (vì ngõ subcore reorder ngõ vào subcore antialias) Kết hoàn toàn giống sco File ngõ vào inputfile.txt Đồng giả frm Đến subcores khác Bộ nhớ mainmem data Hình 8.3 Cách tạo sco frm kiểm tra subcores Sau toàn mã nguồn cho trình testbench: STT Tên file Loại file vhd Chương trình tạo Core decoder dummy_ synchronizer vhd Khối đồng giả, nằm Core decoder read_file vhd File đọc giá trị ngõ vào clock_generator vhd Bộ tạo xung clock reset_generator vhd Bộ tạo reset tb_decoder vhd File testbench cho core subcores requantize, reorder, antalias, imdct, filterbank txt Caùc files ngõ vào tạo chương trình C Bảng 8.1 Mô tả Mã nguồn cho trình testbench 8.2 MÔ HÌNH MÁY NGHE NHẠC MP3 Ta sử dụng core vừa thiết kế để thiết kế máy nghe nhạc mp3 )mô ihnh2 thực cho hình 8.4) Máy nghe nhạc thực thi board ML310 Các file nhạc lưu nhớ flash memory ML 310, đọc khối mem_reader (mem_reader.vhd) Khối có nhiệm vụ “biến” liệu vào it từ flash memory thành LUẬN VĂN THẠC SĨ 109 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG định dạng phù hợp với Core Sau giải mã, liệu nối tiếp (so_data) được đưa qua nối tiếp sang song song (sp_fifo.vhd) đề biến thành liệu bit, giao tiếp với mạch DAC Khối sp_fifo.vhd thực chất FIFO, có thành phần bộâ chốt FPGA so_data si_data Flash memory (chứa file mp3) Hình 8.4 Mem_reader so_clk clk Boä chia CLK decoder so_valid si_req so_sel Bộ nối tiếp sang song song Ali_M1535 _controller Mô hình máy nghe nhạc MP3 8.2.1 Bộâ tạo xung clock board ML 310 Board ML310 có tích hợp sẳn tạo xung clock 100MHz Bộ tạo xung clock nối đến chân B15 FPGA XC2VP30 Ta viết chương trình clock_divide.vhd để chia clock xuống 44.1 KHz Đây tần số lấy mẫu chuẩn qui định ISO [13] 8.2.2 Mạch biến đổi số sang tương tự (DAC) Tổng quan DA0808 IC DAC 0808 môt loại IC biến đổi số sang tương tự it với giá trị ngõ đại diện dòng I0 (pin 4) mức lượng tử IREF/256 Sơ đồ khối IC D/A 0808 cho hình 8.5 với đặc điểm sau: Độ xác tương đối: sai số tối đa ± 0.19% Tốc độ tối đa: 150ns Ngõ vào số tương thích họ TTL CMOS Nguồn vào số cung cấp ± 4.5-> ± 18V Tiêu thụ công suất thấp: 33 mV với nguồn ± 5V LUẬN VĂN THẠC SĨ 110 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN Hình 8.5 THD: PGS-TS LÊ TIẾN THƯỜNG Sơ đồ khối DA0808 Thiết kế mạch biến đổi D/A Ở ngõ DAC, ta thực dùng Opamp 741 để chuyển giá trị dòng thành áp +5V 5K 14 CON8 15 VR- R2 13 U2 + - ANALOG OUT LM741 DAC0808 COMP R1 VR+ IOUT 16 CON2 -5V R3 VEE +5V A8 A7 A6 A5 A4 A3 A2 A1 C1 1uF 12 11 10 VCC U1 GND DIN +5V 5K 5K -5V Hình 8.6 Sơ đồ chi tiết mạch DAC 8.2.3 Giao tiếp FPGA flash memory FPGA (U37) giao tiếp với flash memory (U4) thông qua Ali M1535D (U15) (Hình 8.7) Ali M1535D cầu điều khiển IO board ML 310 với đặc điểm sau: cổng song song cổng nối tiếp cổng USB kết nối IDE giao tiếp SMBus giao tiếp PS/2 cho chuột bàn phím Ali M1535D kết nối với FPGA thông qua bus PCI Sau bảng kết nối điều khiển PCI để kết nối Ali M1535D với FPGA XC2VP30 (U37) LUẬN VĂN THẠC SĨ 111 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG Tên tín hiệu PCI Chân FPGA XC2VP30 Mô tả PCI_CLK3 PCI_AD [17] PCI_AD [18] PCI_AD [19] PCI_AD [24] PCI_AD [26] PCI_AD [27] PCI_AD [31] R6 E2 K7 K8 J5 G3 G4 L8 PCI_P_CLK3 PCI_P_AD [17] PCI_P_AD [18] PCI_AD [19] IDSEL cuûa XC2VP30 PCI_P_AD [26] PCI_P_AD [27] PCI_P_AD [31] Bảng 8.2 Kết nối Ali M1535D với FPGA XC2VP30 thông qua bus PCI Hình 8.7 Kết nối Ali M1535D Sau thông tin giao tiếp falsh memory AM29F040B Ali M1535 Tên chân M1535D Flash Memory AM29F040B ROM_WE_N ROM_OE_N ROM_D7 ROM_D6 ROM_D5 ROM_D4 ROM_D3 ROM_D2 ROM_D1 ROM_D0 U14 T14 W19 Y19 V20 Y20 W20 U18 U19 U20 32 29 28 27 26 25 23 22 21 LUẬN VĂN THẠC SĨ 112 Mô tả Active-Low Write Enable Active-Low Output Enable Flash Data (Dữ liệu) KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN ROM_A18 ROM_A17 ROM_A16 ROM_A15 ROM_A14 ROM_A13 ROM_A12 ROM_A11 ROM_A10 ROM_A9 ROM_A8 ROM_A7 ROM_A6 ROM_A5 ROM_A4 ROM_A3 ROM_A2 ROM_A1 ROM_A0 Baûng 8.3 T15 U15 V15 W15 T16 U16 V16 W16 Y16 R17 T17 U17 V17 W17 Y17 V18 W18 Y18 V19 10 11 12 31 13 14 15 16 17 18 19 20 THD: PGS-TS LÊ TIẾN THƯỜNG Flash Addresses (địa chỉ) Giao tiếp falsh memory AM29F040B M1535 Sau toàn mã nguồn cho máy nghe nhạc MP3: STT Tên file Loại file decoder vhd Chương trình tạo Core Clock_divide vhd Bộ chia xung clock mem_reader vhd Bộ đọc liệu từ flash memory ML 310 flashmem vhd Bộ điều khiển giao tiếp flash_memory FPGA XC2VP30 sp_fifo vhd mp3_player vhd Bảng 8.4 LUẬN VĂN THẠC SĨ Mô tả Bộ biến đổi nối tiếp sang song song Đây chương trình chính, điều khiển toàn mô hình máy nghe nhạc MP3 Mã nguồn cho chương trình tạo máy nghe nhạc FPGA 113 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 9.1 KẾT LUẬN 9.2 HƯỚNG PHÁT TRIỂN LUẬN VĂN THẠC SĨ 114 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 9.1 KẾT LUẬN Qua mô hình kiểm nghiệm hoạt động Core, ta thấy core đạt yêu cầu đề mục tiêu thiết kế Tuy nhiên việc triển khai giải mã dừng mode mono nên chất lượng âm sau giải mã không hoàn hảo Mục tiêu quan trọng core sử dụng thiết kế SoC linh kiện ảo Ở chương 8, ta sử dụng core giải nén âm để thiết kế mô hình kiểm nghiệm - máy nghe nhạc MP3 Kết cho thấy Core hoạt động ổn định, đạt yêu cầu phần tử quan cấu hình nên hệ thống Có dược kết suốt thời gian nghiên cứu, tác giả ý thức việc lựa chọn thuật toán cho trình giải mã, lựa chọn cách thực thi hợp lí nhằm trung hoà diện tích tốc độ core, cụ thể: 9.1.1 Subcore đồng (Synchronizer.vhd) Subcore Synchronizer thiết kế theo kiểu máy trạng thái, hoạt động tốt, đạt yêu cầu thiết kế Việc tìm điểm bắt đầu frame quan trọng, Luận văn tác giả ý nâng cao tính hiệu cho subcore cách sử dụng FIFO 9.1.2 Subcore giải mã Huffman (Huffman.vhd) Thiết kế thực thoả đáng vài cải tiến thực Hạn chế của core giải nén hệ số thang độ (scalefactors), cách chúng giao tiếp từ subcore giải mã đến subcore lượng tử hoá ngược Ta sử dụng phương pháp dễ thực việc giao tiếp đặt hệ số thang độ flip-flop hồi tiếp (feedback flip-flops), nhiên cách lại không hiệu có nhiều kết nối (routing) thực Cụ thể thực cách dẫn đến 248 kết nối song song hai subcores nói Các kết nối giảm cách đáng kể “động tác” đơn giản, lưu trữ hệ số thang độ BSR Virtex-II Pro Các bảng khác bên cạnh bảng mã Huffman đặt BSR để giảm kích cỡ subcore Nhưng chắn điều có “trả giá” (tradeoff) diện tích thời gian Subcore thiết kế nhanh lớn, việc giảm kích cỡ subcore làm cho chạy chậm lại (vì có nhiều nhớ để đọc) LUẬN VĂN THẠC SĨ 115 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG 9.1.3 Subcore lượng tử hoá ngược (Requantizer) Thiết kế subcore Requantizer cải tiến thêm Các tính toán nặng thiết kế subcore thực thi hàm C (xem lại hai phương trình 6.1 6.2) Hệ số C tính toán trước khối requantize lấy mũ C phép dịch C (shifting) Hàm có không 384 giá trị khác Tất công việc tính toán dịch tốn nhiều diện tích, điều giải thích bảng tra nhỏ chắn lựa chọn tốt cải thiện vấn đề định thời lẫn diện tích subcore Bảng tra chí làm nhỏ (196 giá trị) cách làm tròn giá trị nhỏ xuống zero 9.1.4 Subcore xếp lại lines tần số (Reorder) Bởi subcore thiết kế chạy nhanh nên có hội việc tiêu tốn tài nguyên để làm chạy nhanh Mặt khác subcore tiêu tốn không nhiều tài nguyên logic chip Phần chiếm nhiều tài nguyên subcore số lượng BSRs Virtex-II Pro mà sử dụng, bù lại sử dụng BSRs số lượng tài nguyên logic lại giảm đáng kể 9.1.5 Subcore chống chồng lấn (Antialias) Các tối ưu lớn thực thi subcore Antialias đặt số LTU dựa ROM lưu trữ giá trị tạm từ nhân tốt Một cải tiến tìm nạp cho giá trị vòng lặp tiến hành phép nhân cho vòng lặp hành Bởi subcore Antialias thiết kế nhỏ chạy nhanh nên không cần cải tiến Do tốt tập trung nỗ lực cải tiến cho subcores khác 9.1.6 Subcore biến đổi ngược cosine rời rạc có cải biên (IMDCT) Các định then chốt liên quan đến thuật toán IMDCT sử dụng thảo luận kỹ chọn lựa chương Nhiều thuật toán thực thi nhanh tìm thấy, việc lựa chọn đưa cho thuật toán chọn không phức tạp, dễ thực hiện, phụ thuộc vào độ phức tạp so sánh với thuật toán phức tạp khác Sự tổn thất hiệu suất chấp nhận để nhanh chóng có kiến trúc làm việc subcore lần thực Kết chứng tỏ subcore thoả mãn yêu cầu thiết kế Ở tài liệu tham khảo [39], thuật toán tính toán IMDCT tốt phức tạp tìm thấy hai ông V Britanak K R Rao Đây thuật toán dựa DCT/DST, loại II III, giản đồ hình bướm cho việc tính toán giá trị IMDCT windowing Tuy nhiên việc áp dụng thuật toán vào subcore IMDCT chưa tính đến luận văn phức tạp thuật toán hạn chế mặt tài nguyên để thực LUẬN VĂN THẠC SĨ 116 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG 9.1.7 Subcore tổng hợp băng lọc đa tần (filterbank) Việc thực thi subcore filterbank thoả mãn mục tiêu thiết kế không sử dụng nhiều tài nguyên phần cứng Có điều này, Luận văn sử dụng thuật toán Lee [21] việc tính toán DCT Trong thuật toán này, tính toán DCT định nghóa lại để khai thác “dư thừa” DCT với hình thức hình bướm 9.1.8 Subcore Giao tiếp với ngõ Ngõ liệu gởi theo giao thức I2S, phát triển Philips Chuẩn I2S định liệu gởi bus nối tiếp đồng Subcore Giaotiep thiết kế hoàn toàn thoả mãn yêu cầu cho việc giao tiếp chuỗi liệu giải mã với giới thực Như nói chương 1, thiết kế SoC thư viện linh kiện ảo, mà ta đặt hàng từ công ty IP chuyên thiết kế, xây dựng thư viện chi phí cao, tối ưu chúng hệ thống ứng dụng cụ thể Với việc xây dựng thành công core xử lý âm thanh, tác giả góp phần nhỏ bé việc tiếp cận Công nghệ thiết kế chip Việt Nam 9.2 HƯỚNG PHÁT TRIỂN Thiết kế thành công Core xử lý âm làm đơn giản hóa việc thiết kế hệ thống lớn (system-on-a-chip) cách sử dụng Cores linh kiện ảo mà không cần phải thiết kế lại Tuy nhiên số hướng phát triển đưa sở Luận Văn nhằm tạo Core xử lý âm hoàn chỉnh chất lượng tốc độ, diện tích: Core thiết kế giải mã mode stereo nhằm nâng cao chất lượng âm cho Core Như ta thiết kế thêm subcore giải mã Stereo Mục đích subcore thực thi trình cần thiết biến tín hiệu stereo mã hoá thành tín hiệu stereo trái (left) phải (right) riêng biệt Phương pháp sử dụng cho mã hoá tín hiệu stereo đọc từ trường mode mode_extension header frame Nâng cao tốc độ core cách phát triển thuật toán cho trình giải mã Ví dụ ta sử dụng thuật toán tính toán IMDCT tốt phức tạp tìm thấy hai ông V Britanak K R Rao Đây thuật toán dựa DCT/DST, loại II III, giản đồ hình bướm cho việc tính toán giá trị IMDCT windowing Không dừng lại việc xây dựng core theo công nghệ FPGA với sản phẩm thu module tảng FPGA Virtex-II Pro mà ta xây dựng core hoàn chỉnh theo công nghệ ASIC với sản phẩm thu chip hoàn chỉnh Chip hardcore sư diụng cách dễ dàng thiết kế SoC LUẬN VĂN THẠC SĨ 117 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG Tài liệu tham khảo Tiếng Việt [1] PGS-TS Lê Tiến Thường, Xử lý số tín hiệu Wavelets, NXB ĐH Quốc Gia TP HCM-2002 [2] PGS Nguyễn Kim Sách, Truyền hình số có nén Multimedia, NXB Khoa học Kỹ thuật-Hà Nội- 2000 [3] Tống Văn On, Lý thuyết Bài tập Xử lý tín hiệu số, NXB Lao động-Xã hội-Hà Nội - 2002 [4] Đỗ Hoàng Tiến, Truyền hình số Multimedia, NXB Khoa học Kỹ thuật- Hà Nội - 1999 [5] Nguyễn Quốc Tuấn, Ngôn ngữ VHDL để thiết kế vi mạch, NXB Đại học Quốc Gia Tp HCM- 2002 [6] Đỗ Hoàng Tiến, Audio video số, NXB Khoa học Kỹ thuật-1999 [7] Luận Văn Thạc Só (hướng dẫn: TS Phạm Tường Hải), Xây dựng thư viện ảo SRAM, ROM, Khoa Công nghệ Thông Tin Trường Đại học Bách Khoa-2002 [8] Luận Văn Thạc Só (hướng dẫn: TS Phạm Tường Hải), Ứng dụng công nghệ SoC cho Timer/Counter, Khoa Công nghệ Thông Tin Trường Đại học Bách Khoa -2002 [9] Luận Văn Thạc Só (hướng dẫn: TS Phạm Tường Hải), Nghiên cứu triển khai ứng dụng công nghệ SoC để xây dựng firm core cho điều khiển giao tiếp song song, Khoa Công nghệ Thông Tin Trường Đại học Bách Khoa -2002 [10] Luận Văn Thạc Só (hướng dẫn: TS Phạm Hồng Liên), Một số giải thuật nén âm thanh, Khoa Điện-Điện tử Trường Đại học Bách Khoa – 1998 [11] Tạp chí Khoa học-Công nghệ trường Đại học kỹ thuật - số hai năm 2003-2004 Tieáng Anh [12] Michael Keating and Pierre Bricaud, Reuse Methodology manual for SoC designs, Kluwer Academic Publishers, 2001 [13] ISO/IEC 11 172-3, Information technology - Coding of moving pictures and associated audio for digital storage media at up to about 1,5 Mbit/s - Part 3: Audio, Aug 1993 [14] Michael Robin, Michel Poulin, Digital Television Fundamentals, McGraw-Hill, NY-1997 [15] K Brandenburg and H Popp, An Introduction to MPEG Layer-3, Fraunhofer Institute, EBU Technical Review, June 2000 [16] D Pan et al., IIS MP3 Decoder Source Code, http://www.mp3-tech.org, April 1995 [17] W Jung, SPLAYMP3 Decoder Source Code, http://splay.sourceforge.net, April 2001 LUAÄN VĂN THẠC SĨ 118 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG [18] M Hipp et al., MPG123 MP3 Decoder Source Code, http://www.mpg123.de, April 2001 [19] K Lagerstrum, MP3 Reference Decoder Source Code, http://www.dtek.chalmers se/~d2ksla, April 2001 [20] Staffan Gadd, A hardware accelerated mp3 decoder with bluetooth streaming capabilities, Master of science Thesis, 2001 [21] B G Lee, A new algoritm to compute the discrete cosine transform, IEEE transactions on acoustics, speech and signal processing, vol ASSP-32, No 6, December 1984 [22] Maurice Bellanger, Introduction to Digital Processing, Macmaillan Publishing Comp.-1989 [23] Peter J Ashenden, The VHDL Cookbook, University of Adelaide South Australia [24] Kevin Skahill, VHDL for programable logic, Addison Wesley-1996 [25] Bhasker, A VHDL Primer, Prentice Hall-1995 [26] Core Generator Guide, Xilinx, Inc 1994-2001 [27] Ye Wang, Leoni Yaroslavsky, Some Peculiar Properties of the MDCT [28] Rassol Raissi, The Theory Behind Mp3, 2002 [29] K Brandenburg, G Stoll, ISO-MPEG-1 Audio: A Generic Standard for Coding of High Quality Digital Audio, 1995 [30] Kripster, Design an MPEG-1 Layer III Audio Decoder, Master’s -Thesis Chalmer University Sweden, 2001 [31] Ted Painter, Andreas Spanias, A Review of Algorithms for Perceptual Coding of Digital Audio Signals, 1998 [32] Xilinx Company, Virtex-II Pro and Virtex-II Pro X Platform FPGAs-Complete Data Sheet, 2005 [33] Xilinx Company, Virtex-II Pro and Virtex-II Pro X FPGA User Guide, 2005 [34] www.xilinx.com , ML310 Documentation and Tutorials, 2005 [35] Xilinx Company, ML 310 User Guide, 2005 [36] Xilinx Company, RocketIO™ Transceiver User Guide, 2005 [37] Xilinx Company, PowerPC™ 405 Processor User Guide, 2005 [38] Xilinx Company, Local Clocking Resources in Virtex-II Devices, 2005 [39] V Britanak and K R Rao, A new fast algorithm for the unified forward and inverse mdct/mdst computaion, Signal Processing, 2002 [40] Guy Churchill, Format Listening Tests: CD, MD (ATRAC 4.5 & 3.0), MP3, VQF, RMhttp://www.minidisc.org/format_comparison.html - Guy Churchill, 19th March 1999 MPEG Audio Layer [41] Fraunhofer-IIS, http://www.iis.fraunhofer.de/amm/techinf/layer3/index.html - Fraunhofer-IIS, 2000 [42] Gdansk University, Fundamentals of psychoacoust.html - Gdansk University, 2000 Psychoacoustics - - http://sound.eti.pg.gda.pl/SRS/ [43] Christopher Hoult, A Comparison of the ATRAC and MPEG-1 Layer Audio Compression Algorithms, University of Southampton – U.K, 2002 LUẬN VĂN THẠC SĨ 119 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN THD: PGS-TS LÊ TIẾN THƯỜNG [44] Victor E P Lazzarini, A Proposed Design for an Audio Processing System, Universidade Estadual de Londrina – Brazil, 1999 [45] Davis Pan, A Tutorial on MPEG/Audio Compression, Motorola Inc – Schaumburg, 2002 [46] D Pan, Digital Audio Compression, Digital Technical Journal, Vol 5, No 2, 1993 [47] W.-H.Chen, C.H.Smith, and S.C.Fralick, A Fast Computational Algorithm for the Discrete Cosine Transform, IEEE Trans on Comm., Vol COM-25, No 9, September 1977 [48] H.J Nussbaumer and M Vetterli, Computationally efficient QMF filter banks, Proc of the Int Conf IEEE ASSP, pp.11.3.1-11.3.4, 1984 [49] P.Chu, Quadrature Mirror Filter Design for an Arbitrary Number of Equal Bandwidth Channels, IEEE Trans on ASSP, vol ASSP-33, no 1, pp 203-218, Feb 1985 [50] B Scharf, Critical Bands - Foundations of Modern Auditory Theory, J Tobias, pp 159-202, Academic Press, NewYork and London, 1970 [51] J.D.Johnston, Estimation of Perceptual Entropy Using Noise Masking Criteria, Proc of the Int Conf IEEE ASSP, pp2524-2527, 1988 [52] J.D.Johnston, Transform Coding of Audio Signals Using Perceptual Noise Criteria, IEEE Journal on Selected Areas in Communications, vol 6, pp 314-323, Feb 1988 [53] K.Brandenburg, OCF - A New Coding Algorithm for High Quality Sound Signals, Proc of the Int Conf IEEE ASSP,pp 141-144, 1987 [54] D.Wiese and G Stoll, Bitrate Reduction of High Quality Audio Signals by Modeling the Ears' Masking Thresholds, 89th AES-Convention, preprint 2970, Los Angeles 1990 [55] David Salomon, Data Compression-3rd Edition, Springer, California state, 2004 [56] Peter Noll, Digital Audio for Multimedia, Proceedings Signal Processing for Multimedia – NATO Advanced Audio Institute, 1999 [57] Scott B Marovich, Faster MPEG-1 Layer III Audio De coding, Computer Systems and Technology Laboratory – Hewlett Packard, 2000 [58] Rao, K R and P Yip Discrete Cosine Transform: Algorithms, Advantages, Applications, New York Academic Press, 1990 [59] Ralf Geiger and Gerald Schuller, Integer Low Delay And Mdct Filter Banks, Fraunhofer AEMT Ilmenau - Germany, 2002 [60] B Cavagnolo and J Bier, Introduction to Digital Audio Compression, Berkeley Design Technology, Inc., 2003 [61] Allen Cheng and Chih-Hung Cheng, MP3 Decoder Design using Improv Jazz Progammable System Architecture Tool Suite, 2002 [62] J Haid, G Käfer, Ch Steger, R Weiss, Run-Time Energy Estimation in System-On-a-Chip Designs, Institut für Technische Informatik, TU Graz Technische Universität Graz Inffeldgasse 16, A8010 Graz [63] David Paul Christensen, Three-Dimensional Audio Processor, Master of Science - University of the Pacific Stockton - California, 1997 [64] Xilinx, ISE 7.1 I Sofware Manuals, 2005 LUẬN VĂN THẠC SĨ 120 KS CAO TUẤN VUÕ ... TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG XỬ LÝ TÍN HIỆU ÂM THANH TRONG HỆ THỐNG ĐA PHƯƠNG TIỆN 2.1 MỞ ĐẦU 2.2 HỆ THỐNG XỬ LÝ TÍN HIỆU ÂM THANH. .. Chương 2: Xử lý tín hiệu âm hệ thống đa phương tiện Chương nêu lý phải thực xử lý tín hiệu âm hệ thống đa phương tiện, xử lý âm nén giải nén âm số Chương sâu vào việc phân tích số cách thức, phương. .. TÍN HIỆU ÂM THANH SỐ LUẬN VĂN THẠC SĨ 22 KS CAO TUẤN VŨ CORE XỬ LÝ ÂM THANH TRÊN HỆ THỐNG ĐA PHƯƠNG TIỆN CHƯƠNG THD: PGS-TS LÊ TIẾN THƯỜNG XỬ LÝ TÍN HIỆU ÂM THANH TRONG HỆ THỐNG ĐA PHƯƠNG TIỆN 2.1