1. Trang chủ
  2. » Luận Văn - Báo Cáo

Ứng dụng thuật giải cordic mô phỏng bộ định hướng anten trên cấu trúc FPGA

150 50 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 150
Dung lượng 3,73 MB

Nội dung

LỜI CẢM ƠN Lời Luận Án Tốt Nghiệp xin trân trọng gởi đến q Thầy Cô lời cảm ơn chân thành nhất! Tôi xin chân thành gởi lời cảm ơn đến: - Phòng Đào tạo Sau Đại học trường Đại học Bách Khoa TPHCM tạo điều kiện tốt cho suốt trình học tập trường - Các thầy cô thuộc chuyên ngành Vô tuyến Điện tử cung cấp cho kiến thức chuyên môn q báu - Các bạn cung cấp tài liệu, trao đổi kiến thức động viên suốt trình thực đề tài - Xin đặc biệt cám ơn Ts Lê Tiến Thường ThS Hoàng Đình Chiến tận tình hướng dẫn giúp hoàn thành đề tài tốt nghiệp Tp HỒ CHÍ MINH, ngày 06/12/2002 Học viên thực NGUYỄN TRỌNG HẢI Abstract This thesis studies the concepts of beamforming, the considerations to observe when designing an digital beamformer using the Coordinate Rotations Digital Computer (CORDIC) algorithm Characteristics of the digital beamformer hardware are simulated using MAX_PLUS II software and FLEX10K devive of ALTERA A MATLAB toolbox is developed in conjunction with formulae to aid simulation, experimentation and visualisation of beamforming techniques and parameters Beamforming is the process of combining the outputs of an array of sensors in such a way as to achieve spatial selectivity Beams are combined to form spatial maps, or images, of two and three dimensional volumes In communications, beamforming is used to point an antenna at the signal source to reduce interference and improve communication quality In direction finding applications, beamforming can be used to steer an antenna to determine the direction of the signal source Digital beamformers additionally require fast and efficient processing engines to compute the large number of phase shifts The CORDIC algorithm is such an engine and an implementation of an optimised word-parallel pipelined processor using minimal hardware is shown Mục lục MỤC LỤC CHƯƠNG TỔNG QUAN 1.1 TOÅNG QUAN .4 1.2 MỤC ĐÍCH CỦA LUẬN ÁN .5 1.3 KẾT QUẢ ĐẠT ĐƯC .5 1.4 CẤU TRÚC CỦA LUẬN ÁN .5 CHƯƠNG ANTEN DÃY VÀ SỰ ĐỊNH HƯỚNG SỐ 2.1 ANTEN DÃY HAI PHẦN TỬ 2.2 DÀN ANTEN TUYẾN TÍNH N PHẦN TỬ 2.3 DÀN ANTEN HƯỚNG NGANG .12 2.4 DAØN ANTEN HƯỚNG ĐỨNG 13 2.5 PHASED (SCANNING) ARRAY (DÀN ANTEN HƯỚNG TÙY Ý) 14 2.6 PLANAR ARRAY 16 2.7 BIỂU THỨC ĐIỀU KHIỂN HƯỚNG PHÁT XẠ TỔNG QUÁT 18 2.7.1 Điều khiển búp hướng .19 2.7.2 Mô dãy tuyến tính dùng MatLab 20 2.7.3.Hàm cửa sổ chữ nhật độ phân giải búp hướng .22 2.8 ĐIỀU KHIỂN HƯỚNG PHÁT XẠ (BEAMFORMING) .23 2.8.1 Định hướng số 24 2.8.2 Sơ đồ khối điều khiển búp hướng đơn giản miền thời gian 27 2.8.3 Caùc hướng lượng tử hoá 28 2.9 CÁC YẾU TỐ QUAN TRỌNG CỦA BỘ TẠO BÚP HƯỚNG 29 2.9.1 Các điều kiện hoạt ñoäng 29 2.9.2 Spatial Aliasing 30 2.9.3 Độ rộng búp hướng 33 2.9.4 Số búp hướng 35 Trang Mục lục 2.8.5 Trọng số dãy .37 2.8.6 Laáy mẫu không đồng 38 2.8.7 Sự hội tụ búp hướng 39 2.10.TÓM LẠI 42 CHƯƠNG CÁC KỸ THUẬT ĐỊNH HƯỚNG .44 3.1 CÁC PHƯƠNG PHÁP LẤY MẪU 44 3.1.1 Phương pháp lấy mẫu nội suy (Interpolation sampling) 44 3.1.2 Phương pháp lấy mẫu cầu phương (Quadrature sampling) .46 3.2 KỸ THUẬT ĐỊNH HƯỚNG NỘI SUY (Interpolation Beamforming) 47 3.3 KỸ THUẬT ĐỊNH HƯỚNG CẦU PHƯƠNG 48 3.4 KỸ THUẬT ĐỊNH HƯỚNG TRONG MIỀN TẦN SỐ 50 3.4.1 Biến đổi Fourier rời rạc .51 3.4.2 Bộ tạo búp hướng dịch pha 51 3.5 TỔNG KẾT CÁC KỸ THUẬT ĐỊNH HƯỚNG 53 3.5.1 Kỹ thuật định hướng miền thời gian 53 3.5.2 Kỹ thuật định hướng miền tần số .53 3.5.3 Các yêu cầu thực định hướng 53 3.5.4 Sơ đồ định hướng 54 3.6 TÓM LẠI 56 CHƯƠNG THUẬT GIẢI CORDIC 57 4.1 CAÙC PHƯƠNG TRÌNH CORDIC CƠ BẢN .57 4.2 CÁC CẤU TRÚC PHẦN CỨNG CORDIC .61 4.2.1 Cấu trúc cordic từ nối tiếp 62 4.2.2 Cấu trúc CORDIC từ song song .63 4.3 ĐỘ CHÍNH XÁC CỦA CORDIC 64 4.4 CẤU TRÚC CORDIC SỬA ĐỔI 67 4.5 TĂNG ĐỘ PHÂN GIẢI GÓC 70 4.6 TÓM TẮT 70 Trang Muïc luïc CHƯƠNG CẤU TRÚC BỘ ĐỊNH HƯỚNG DỊCH PHA 71 5.1 CẤU TRÚC BỘ ĐỊNH HƯỚNG 71 5.1.1 Khối xử lyù CORDIC 72 5.1.2 Ngõ vào định hướng 73 5.1.3 Ngõ định hướng 76 5.2 ĐIỀU KHIỂN BỘ ĐỊNH HƯỚNG .76 5.3 TÓM LẠI Cordicaccumulate • Beamdata Các lưu đồ SM cho khối sau S0 Startframe S1 Transmit S2 Delay S3 Start beamcontrol S4 Endframe Lưu đồ 7.1 Lưu đồ SM cho khối systemcontrol Trang 123 Chương Kết mô S0 S0 Convert sensor n Startconv Go S1 Reset delay counter S1 S2 Delay Delay S3 write S2 Sample & Hold EOC S4 Convert sensor S4 Nextsens S3 Nextsens S5 Convert sensor Nextsens S18 Finish Convert sensor Nextsens Löu đồ 7.2 Lưu đồ cho khối samplecontrol Trang 124 Chương Kết mô S0 Start S1 Reset delay counter S2 Start convert 32 beam S3 Finish processing S4 S4 Ex clock S5 Finish sampling delay S6 All sample Lưu đồ 7.3 Lưu đồ cho khối beam control Trang 125 Chương Kết mô S0 Start S1 Delay S2 Write sensor S3 Taêng sensor addr S16 Write sensor S17 Lưu đồ 7.4 Lưu đồ cho khối Gaincontrol Sau compiler, thiết bị phù hợp cho hệ thống EPF10K30RC208-3 Các thông số tổng hợp từ file report: Total dedicated input pins used 6/6 (100%) Total I/O pins used: 105/141 ( 74%) Total logic cells used: 1392/1728 ( 80%) Total embedded cells used: 0/48 ( 0%) Total EABs used: 0/6 ( 0%) Trang 126 Chương Kết mô Average fan-in: 2.56/4 ( 64%) Total fan-in: 3565/6912 ( 51%) Total input pins required: 48 Total input I/O cell registers required: Total output pins required: 63 Total output I/O cell registers required: Total buried I/O cell registers required: Total bidirectional pins required: Total reserved pins required Total logic cells required: 1392 Total flipflops required: 889 Total packed registers required: Total logic cells in carry chains: Total number of carry chains: Total logic cells in cascade chains: Total number of cascade chains: Total single-pin Clock Enables required:0 Total single-pin Output Enables required: Synthesized logic cells: 127/1728 ( 7%) Chức mô trình bày chương 6, phần đưa giản đồ thời gian chi tiết cho khối Trang 127 Chương Kết mô Kết mô chương trình (thời gian yêu cầu 100us) Trang 128 ...ọn phương pháp định hướng dịch pha để thực luận án Ứng dụng thuật giải CORDIC mô định hướng anten dựa cấu trúc FPGA (FLEX10K), kết hợp với mô MATLAB để thể cách chi tiết đặc tính xạ cấu trúc anten (line... Mục lục CHƯƠNG CẤU TRÚC BỘ ĐỊNH HƯỚNG DỊCH PHA 71 5.1 CẤU TRÚC BỘ ĐỊNH HƯỚNG 71 5.1.1 Khối xử lý CORDIC 72 5.1.2 Ngõ vào định hướng 73 5.1.3 Ngõ định hướng 76...ng Kết mô Kết mô khối cordic accumulator Kết mô khối cordic cordic Trang 135 Chương Kết mô Kết mô khối cordic cordic unit Kết mô khối FIFO Trang 136 Chương Kết mô Kết mô khối Gain control Kết

Ngày đăng: 16/04/2021, 04:31

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w