Thiết kế mạch giải mã REED solomon trên FPGA

Đại Học Quốc Gia Tp Hồ Chí Minh TRƯỜNG ĐẠI HỌC BÁCH KHOA HOÀNG ĐĂNG HOÀI THIẾT KẾ MẠCH GIẢI MÃ REED SOLOMON TRÊN FPGA Chuyên ngành : KỸ THUẬT ĐIỆN TỬ LUẬN VĂN THẠC SĨ TP HỒ CHÍ MINH, tháng 10 năm 2010 CƠNG TRÌNH ĐƯỢC HỒN THÀNH TẠI TRƯỜNG ĐẠI HỌC BÁCH KHOA ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH Cán hướng dẫn khoa học : ThS HỒ TRUNG MỸ Cán chấm nhận xét : (Ghi rõ họ, tên, học hàm, học vị chữ ký) Cán chấm nhận xét : (Ghi rõ họ, tên, học hàm, học vị chữ ký) Luận văn thạc sĩ bảo vệ HỘI ĐỒNG CHẤM BẢO VỆ LUẬN VĂN THẠC SĨ TRƯỜNG ĐẠI HỌC BÁCH KHOA, ngày tháng năm TRƯỜNG ĐẠI HỌC BÁCH KHOA CỘNG HOÀ XÃ HỘI CHỦ NGHIÃ VIỆT NAM KHOA ……………………………… Độc Lập - Tự Do - Hạnh Phúc -oOo Tp HCM, ngày tháng năm NHIỆM VỤ LUẬN VĂN THẠC SĨ Họ tên học viên: Hoàng Đăng Hoài Ngày, tháng, năm sinh: 04/10/1982 Phái: Nam Nơi sinh: Quảng Trị Chuyên ngành: Kỹ thuật điện tử MSHV: 01408369 1- TÊN ĐỀ TÀI: THIẾT KẾ MẠCH GIẢI MÃ REED - SOLOMON TRÊN FPGA 2- NHIỆM VỤ LUẬN VĂN: • Tìm hiểu sở lý thuyết thuật toán giải mã Reed Solomon • Tìm hiểu FPGA ngơn ngữ mơ tả phần cứng VHDL • Thiết kế đánh giá mã Reed Solomon mơi trường C++ • Thiết kế mô lõi giải mã Reed Solomon định mềm FPGA • Kiểm tra thiết kế mơi trường FPGA đánh giá kết 3- NGÀY GIAO NHIỆM VỤ : 4- NGÀY HOÀN THÀNH NHIỆM VỤ : 15/10/2010 5- HỌ VÀ TÊN CÁN BỘ HƯỚNG DẪN (Ghi đầy đủ học hàm, học vị ): ThS HỒ TRUNG MỸ Nội dung đề cương Luận văn thạc sĩ Hội Đồng Chuyên Ngành thông qua CÁN BỘ HƯỚNG DẪN CHỦ NHIỆM BỘ MÔN KHOA QL CHUYÊN NGÀNH QUẢN LÝ CHUYÊN NGÀNH (Họ tên chữ ký) (Họ tên chữ ký) (Họ tên chữ ký) LỜI CẢM ƠN Tôi xin gởi lời cảm ơn trân trọng đến thầy Th.S Hồ Trung Mỹ, người tận tình quan tâm, hướng dẫn, giúp đỡ tạo điều kiện thuận lợi cho tơi thực hồn thành đề tài tốt nghiệp Tôi cảm ơn thầy giáo giảng dạy chương trình Cao học, chun ngành Kỹ thuật điện tử trường Đại Học Bách Khoa TP.HCM, truyền đạt nhiều kiến thức quý báu suốt khoảng thời gian học tập nghiên cứu Xin gởi lời cảm ơn chân thành đến bạn bè đồng nghiệp, người bên cạnh giúp đỡ, trao đổi thông tin, kiến thức động viên tinh thần để tơi vượt qua khó khăn thử thách trình học tập thực luận văn Cuối xin gửi đến gia đình người thân lời cảm ơn chân thành tạo điều kiện thuận lợi giúp đỡ vật chất, tinh thần suốt trình học tập làm luận văn Tp.Hồ Chí Minh, ngày 15 tháng 10 năm 2010 HOÀNG ĐĂNG HOÀI LỜI CAM ĐOAN Luận văn kết trình tự nghiên cứu thân từ tài liệu, sách báo mạng, từ sách cơng trình đề cập phần tài liệu tham khảo Những kết có từ luận văn thành cá nhân với giúp đỡ trước hết giáo viên trực tiếp hướng dẫn ThS Hồ Trung Mỹ, sau bạn bè, đồng nghiệp, bạn học viên cao học khóa kỹ thuật điện tử 2008 Tác giả xin cam đoan luận văn hồn tồn khơng phải tài liệu chép lại cơng trình có từ trước, công bố đâu Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ Tóm Tắt Luận Văn Nội dung luận văn bao gồm việc nghiên cứu kiến thức giải mã Reed Solomon đồng thời tạo đặc tả để thực giải mã Reed Solomon định mềm Sau luận văn thực mã RTL cho đặc tả giải mã Reed Solomon định mềm ngôn ngữ VHDL Luận văn “Thiết kế mạch giải mã Reed-Solomon FPGA” bao gồm chương với nội dung sau: Chương 1: Giới thiệu lịch sử mã hóa Reed Solomon, nhìn tổng qt mã Reed Solomon vấn đề nhắm đến luận văn Chương 2: Trình bày kiến thức liên quan phương pháp để giải mã Reed Solomon Chương 3: Trình bày chi tiết giải mã Reed Solomon định mềm Chương : Quá trình thiết kế giải mã Reed Solomon định mềm ngôn ngữ C++ VHDL Chương : Kiểm chứng thiết kế FPGA Chương : Kết luận Hướng phát triển đề tài Luận văn thạc sĩ Trang HVTH: Hoàng Đăng Hoài Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ NHẬN XÉT CỦA CÁN BỘ HƯỚNG DẪN …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… …………………………………………………………………………………………… Cán hướng dẫn (ký & ghi rõ họ tên) Luận văn thạc sĩ Trang HVTH: Hoàng Đăng Hoài Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ MỤC LỤC CHƯƠNG ĐẶT VẤN ĐỀ 1.1 Giới thiệu 1.2 Nội dung nghiên cứu 1.3 Ý nghĩa đề tài CHƯƠNG LÝ THUYẾT THUẬT TOÁN REED-SOLOMON 10 2.1 Vị trí vai trị mã hóa kênh 10 2.2 Mã Reed-Solomon 11 2.2.1 Giới thiệu trường Galois: 11 2.2.2 Những tính chất mã Reed-Solomon 13 2.2.3 Mã Reed-Solomon 14 CHƯƠNG GIẢI MÃ REED-SOLOMON 15 3.1 Giải mã định cứng định mềm 15 3.2 Thuật toán giải mã Reed-Solomon định mềm 16 3.3 Thuật toán Guruswami-Sudan 19 CHƯƠNG QUÁ TRÌNH THIẾT KẾ VÀ HIỆN THỰC 29 4.1 Khái quát trình thiết kế 29 4.1.1 Sơ đồ khối 29 4.2 Khối mã hóa Reed-Solomon 31 4.3 Giải mã Reed-Solomon định mềm 32 4.3.1 Sơ đồ khối giải mã Reed Solomon định mềm FPGA 32 4.3.2 Bước gán ma trận hệ số nhân 33 4.3.2 Bước nội suy dùng thuật toán Koetter Vardy 36 4.3.2.1 Hiện thực thuật toán nội suy ngôn ngữ C++ 36 4.3.2.2 Hiện thực ngôn ngữ VHDL 39 Luận văn thạc sĩ Trang HVTH: Hoàng Đăng Hoài Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ 4.3.3 Bước phân tích nhân tử 42 4.3.3.1 Hiện thực ngôn ngữ C++ 42 4.3.3.2 Hiện thực ngôn ngữ VHDL 43 CHƯƠNG THIẾT KẾ MẠCH GIẢI MÃ REED-SOLOMON TRÊN FPGA 47 5.1 Lưu đồ thiết kế FPGA 47 5.2 Kiến trúc công cụ phát triển FPGA Altera 49 5.2.1 Kiến trúc FPGA Altera 49 5.2.2 Các công cụ phát triển Altera 52 5.3 Kiểm chứng thiết kế FPGA 55 5.3.1 Mô Modelsim với thời gian thực 55 5.3.2 Mô phần mềm SignalTap Logic Analyzer board DE2 57 5.3.2.1 Tổng quan board DE2 57 5.3.2.2 Sơ lược chức SignalTap Logic Analyzer 58 5.3.2.3 Mô SignalTap Logic Analyzer: 60 CHƯƠNG ĐÁNH GIÁ VÀ NHẬN XÉT 63 6.1 So sánh kết 63 6.2 Đánh giá kết 64 6.3 Hứơng phát triển đề tài 65 BẢNG TÀI NGUYÊN SỬ DỤNG 65 TÀI LIỆU THAM KHẢO 66 Luận văn thạc sĩ Trang HVTH: Hoàng Đăng Hoài Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ Thuật ngữ tiếng anh từ viết tắt ASD Algebraic Soft-decision Decoding BCH code A code by Bose, Chaudhuri, and Hocquenghem FPGA Field Programmable Gate Array DB Bounded Distance DSL Digital Subscriber Line GF Galois Field GS Guruswami Sudan IP Intellectual Property KV Koetter-Vardy ML Maximum likelihood RTL Register Transfer Level RS Reed Solomon STLA SignalTap Logic Analyzer Luận văn thạc sĩ Trang HVTH: Hoàng Đăng Hoài Thiết kế mạch giải mã Reed-Solomon FPGA GVHD: ThS Hồ Trung Mỹ if (qout_detect = '0') then if (fii < q_out) then if (QM_out(fii,0) /= "0000" ) then fjj := 1; qout_detect