DC Double Boost 5 mức khi có sự cố van bán dẫn công suất

Bài báo tập trung phân tích khả năng chịu lỗi của sơ đồ Double- Boost năm mức, khi có hiện tượng hư hỏng van bán dẫn trong mạch, qua đó khẳng định khả năng làm việc liên tục sau sự cố c[r]

NGHIÊN CỨU PHÂN TÍCH MƠ PHỎNG TRẠNG THÁI HOẠT ĐỘNG CỦA BỘ BIẾN ĐỔI AC/DC DOUBLE BOOST MỨC

KHI CÓ SỰ CỐ VAN BÁN DẪN CÔNG SUẤT

ANALYSIS AND SIMULATION OF FIVE - LEVEL AC/DC DOUBLE BOOST CONVERTER WITH FAULT SEMICONDUCTOR DEVICES

Phạm Thị Thùy Linh

Trường Đại học Điện lực

Ngày nhận bài: 25/10/2018, Ngày chấp nhận đăng: 20/12/2018, Phản biện: TS Nguyễn Lê Cường

Tóm tắt:

Bài báo tập trung phân tích khả chịu lỗi sơ đồ Double- Boost năm mức, có tượng hư hỏng van bán dẫn mạch, qua khẳng định khả làm việc liên tục sau cố biến đổi, ưu điểm vượt trội biết sơ đồ biến đổi đa mức Trong báo này, tác giả tính tốn xây dựng mơ hình điện nhiệt phần tử bán dẫn công suất để kiểm chứng khả mang tải sau cố van bán dẫn công suất Mạch phát cố tác giả thiết kế mô Cuối mơ hình mơ sơ đồ Double Boost năm mức vận hành bình thường cố thực phần mềm chuyên dụng PSIM kiểm chứng tốt nghiên cứu tác giả

Từ khóa:

Khả chịu lỗi,bộ biến đổi tĩnh, điều chế độ rộng xung, biến đổi đa mức

Abstract:

The article focuses on the fault tolerance of a five- level Double-Boost converter, where a failure appears on the semiconductor device, thereby confirming the possibility of non-stop operation after fault, supplement advantage behavior besides many advantages of multilevel converters This paper has calculated and modeled the electrical and thermal models of power semiconductors to verify the load carrying capability of the power semiconductor devices in the abnormal case The fault detection circuit is also designed and simulated Lastly, the simulation of the five- level Double Boost converter with electrical and thermal models in normal and fault operation was realized on the PSIM software to verify the work

Keywords:

Fault tolerant,Static converter, Pulse Width Modulation, Multilevel converter 1 MỞ ĐẦU

Ngày nay, phần lớn hệ thống lượng điện sử dụng biến đổi đa mức để có điện hiệu suất cao

mạch công suất Yêu cầu độ tin cậy có mặt nhờ công nghệ van bán dẫn, mặt nhờ thiết kế cấu trúc sơ đồ đáp ứng yêu cầu Ta biết sơ đồ chỉnh lưu sử dụng giao diện lưới xoay chiều AC tải chiều DC Không giống sơ đồ chỉnh lưu truyền thống (sơ đồ chỉnh lưu cầu, tia…) sử dụng điôt hay thyristor làm méo dạng tín hiệu nguồn có lượng sóng hài cao Chính có nhiều nghiên cứu để cải thiện chất lượng điện chỉnh lưu AC/DC [1-3] Trong báo này, tác giả đề cập đến cấu trúc sơ đồ năm mức PFC cho phép cải thiện thành phần sóng hài dịng điện xoay chiều để có hệ số công suất gần tăng mức điện áp DC giá trị lớn điện áp AC [4], kết [4] khả quan cho thấy bị cố sơ đồ chuyển sang cấu trúc bốn mức thay năm mức, nhiên để đảm bảo khả làm việc sau cố sơ đồ tác giả nghiên cứu trạng thái làm việc sau cố, tình trạng van bán dẫn, khả tăng nhiệt để đảm bảo làm việc bền vững van bán dẫn cấu trúc mạch trạng thái cố Tác giả trình bày hoạt động sơ đồ, với phương pháp điều khiển PWM (Pulse Width Modulation), đề xuất mơ hình nhiệt mơ hình điện, thiết kế sơ đồ mạch phát lỗi hư hỏng van dạng tổng trở thấp sở thực tính tốn mô hoạt động sơ đồ chế độ vận hành bình thường cố van cơng suất Trong nghiên cứu này, mạch mô thực với phần điều khiển bao gồm mạch điều khiển dòng điện đầu

vào ba mạch điều khiển điện áp đầu Mạch điều khiển dòng điện cho phép giảm méo dòng diện nâng cao hệ số cơng suất biến đổi Phân tích ngun lý kết mô biến đổi chế độ làm việc bình thường phần mềm PSIM trình bày phần Van bán dẫn có điều khiển thành phần xung yếu kết nghiên cứu mơ hình nhiệt thực trình bày phần để kiểm tra khả mang tải hư hỏng van Phần trình bày sơ đồ thiết kế mơ hình mơ mạch phát lỗi van transisto điôt Các kết phân tích hoạt động sơ đồ chế độ làm việc bình thường cố ứng với hai dạng cố điển hình transitor điơt trình bày phần cuối phần kết luận chung toàn nghiên cứu

2 SƠ ĐỒ DOUBLE- BOOST MỨC VÀ PHƯƠNG PHÁP ĐIỀU KHIỂN

thể chịu điện áp có cố mạch Các van bán dẫn sơ đồ thiết kế thơng số trình bày bảng Tuy nhiên, tụ

thiết kế với điện áp VDC/2 trì cơng

suất nửa chu kì tần số xoay chiều Ở tác giả đặc biệt quan tâm đến

việc điều khiển tần số cao, tần số

chuyển mạch Fsw lớn 20 kHz,

giá trị tụ giảm qua giảm lượng tích trữ giá thành mạch, dịng điện hiệu dụng nhỏ (ví dụ 20 µF- 40 mJ/A điện áp 200 V)

Hình Sơ đồ Double Boost mức (230VAC-400 Hz / 800 V DC; Fsw= 40 kHz)

Hình Các dạng sóng điện áp dịng điện mạch Double Boost mức Nguyên lý điều chế dạng sóng điện

áp Vinput mức, điện áp nguồn vào xoay

chiều VAC dòng điện đầu vào IL có

dạng sin mà khơng cần đến lọc đầu vào trình bày hình

Bảng Các thơng số van

Tên van bán dẫn RDSON

[mΩ] 125°C

Vdo [mV] 125°C

Rd[mΩ]

125°C

Transitor Mos APT60N60BCSG

57 625 170

Điôt SiC Schottky 600V

GP2DO20A060B

800 41

Điôt chỉnh lưu 600V

APT30DS60B

1000 35,7

3 MƠ HÌNH NHIỆT CỦA TRANSISTO MOS VÀ KIỂM TRA NHIỆT ĐỘ CỦA VAN BÁN DẪN Ở CHẾ ĐỘ XÁC LẬP Mơ hình nhiệt (hình 5) transisto MOS tác giả đề xuất sau theo phân tích van bán dẫn đến từ cơng ty SEPHA (hình 4), điện trở tụ lớp thể

hiện cấu tạo Transitor MOS APT60N60BCSG

Hình Cấu tạo Transitor Mos APT60N60BCSG

Hình Mơ hình nhiệt Transitor Mos APT60N60BCSG

Giả thiết truyền sóng dịng lượng theo hướng hình tháp (hình 6), điều cho phép tính tốn điện trở nhiệt tụ nhiệt lớp, ta có phương trình sau:

; ) ( ;

) (

0

0 

 

 c th pc

th C C S x dx

x S

dx

R 

Trong đó:

λ : độ dẫn nhiệt lớp;

ρ : lượng khối lớp;

Cp : nhiệt khối lớp;

S : mặt cắt lớp

Với: S(x)a1(x).a2(x)

α : góc khơng đổi ≈45°

c a b c a b const tg 2 2

1  

 

 (2)

Như ta có:



 a x a xtg

xtg a

x

a1( ) 12 ; 2( ) 22 (3)

Hình Sơ đồ tái cấu trúc kích thước của lớp cấu tạo transisto Mos Cuối ta có kết tính tốn điện trở tụ nhiệt theo công thức (4) (5) sau:

) )( ( ln 1 2 a b a a a b a b c Rth     (4) Và:             ) ( ) )( ( 1 1 2 a b a b a a a a c C

Cth  p

(5) Ta có kết tính tốn thơng số mơ hình hình thể bảng Tác giả thực mô sơ đồ cấu trúc Double- Boost mức với mơ hình điện nhiệt Kết mô thể

trên bảng khẳng định van bán dẫn tiếp tục làm việc với tăng nhiệt độ chấp nhận Và van bán dẫn kề cận van bị lỗi phải chịu tăng nhiệt độ hơn, phần tử nhóm chuyển mạch không bị lỗi phải chịu gấp đôi điện áp tổn thất chuyển mạch bị tăng gấp đôi

Bảng Tổng hợp kết tính tốn điện trở nhiệt tụ nhiệt transisto Mos

APT60N60BCSG

Rth[K/W] Cth [J/K]

Độ dày chip 165 µm

1,602.10-2 1,847.10-2 Độ dày mối hàn

74 µm

2,35.10-2 6,984.10-3 Độ dày đế

1,85 µm

4,487.10-2 6,862.10-1

Bảng Nhiệt độ chip Mos h_p (ΔTchip1)

và nhiệt độ chip Mos b_p (ΔTchip2)

khi có cố xuất Mos h_p Sự cố Mos Mh_p Cf [µF] Điện trở cố [Ω] ΔTchip1 ΔTchip2

Quá độ Xác lập

40 0,.1 27

0,5 12 27

70 0,1 27

0,5 18 27

Bảng Nhiệt độ chip MOS h_p (ΔTchip1) nhiệt độ chip MOS b_p (ΔTchip2)

khi có cố xuất điôt Dh_p

* : trường hợp Mos điều khiển ON sau cố nhờ phát lỗi

Sự cố điơt Dh_p Cf

[µF]

Điện trở cố [Ω]

ΔTchip1

ΔTchip2 ΔTchip2*

Quá độ Quá độ* Xác lập Xác lập*

40 0,1 38 33 26 25

0,5 17 14 26 25

70 0,1 62 58 27 25

0,5 26 22 27 25

4 THIẾT KẾ MẠCH PHÁT HIỆN SỰ CỐ VÀ MÔ PHỎNG TRÊN PSIM

4.1 Mạch phát lỗi xuất sự cố transisto Mos

Nguyên lý vận hành mạch phát cố có lỗi hư hỏng transisto Mos dựa vào việc phát điện áp van mà xuất tín hiệu điều khiển khóa van Để mạch tin cậy, phát lỗi tác động sau khoảng thời gian Δt (5µs) (hình 7) Mơ hình mơ thực PSIM thể hình

Hình Nguyên lý vận hành mạch phát hiện cố transitor MOS

4.2 Mạch phát lỗi xuất hiện cố điôt

Nguyên lý vận hành mạch phát

sự cố có lỗi hư hỏng điơt dựa vào việc thời điểm mở van transisto Mos: điện áp hai đầu van Mos phải giảm xấp xỉ không (IcRdson), trường hợp ngược lại điện áp với điện áp nhóm chuyển mạch (dịng bão hịa Ipot chế ngự), có nghĩa có lỗi hư hỏng tổng trở thấp xuất điơt (hình 8)

Để mạch tin cậy, phát lỗi tác động sau khoảng thời gian Δt (5µs) Mơ hình mơ thực PSIM thể hình

Hình Nguyên lý vận hành mạch phát cố điơt

Mơ hình mơ mạch phát cố thực PSIM sau:

Figure A4.1 Nguyên lý vận hành mạch phát sự cố transito MOS

Lỗi

VGS

VDS t

t

t 15V

Bình thường

5µs

1.2.sự cố Điơt

Nguyên lý vận hành mạch phát cố có lỗi hư hỏng Điơt dựa vào việc thời điểm mở van transisto Mos : điện áp hai đầu van Mos phải giảm xấp xỉ không (IcRdson), trường hợp

ngược lại điện áp với điện áp nhóm chuyển mạch (dịng bão hịa Ipot chế ngự), có nghĩa có lỗi

hư hỏng tổng trở thấp xuất điôt

Để mạch tin cậy, phát lỗi tác động sau khoảng thời gian Δt (5µs) Mơ hình mơ thực PSIM thể hình …

Figure A4.3 Nguyên lý vận hành mạch phát cố điơt

Sự cố

Bình thường VGS

VDS

Tín hiệu phát cố

t

t

Hình Mơ mạch phát lỗi transisto Mos điôt phần mềm PSIM 5 PHÂN TÍCH VÀ MƠ PHỎNG TRẠNG

THÁI HOẠT ĐỘNG CỦA SƠ ĐỒ DOUBLE- BOOST MỨC KHI XUẤT HIỆN LỖI HƯ HỎNG CỦA TRANSISTO VÀ ĐIÔT

Dựa kết nghiên cứu [5-6], phần tác giả nghiên cứu phân tích dạng sóng ràng buộc biến đổi công suất Double-Boost năm

mức để khẳng định tiếp tục vận hành có lỗi điều khiển lỗi vật lý transisto điơt

5.1 Mơ mơ hình điện van bán dẫn trường hợp cố Mơ hình mơ điện transitor MOS APT60N60BCSG tác giả đề xuất hình 10

Hình 10 Mơ hình thành phần Transisto MOS có cố Trong trường hợp hư hỏng vật lý

Transisto Mos, điện trở có giá trị nhỏ kết nối song song mô hình mơ (hình 10) , tương tự ta có mơ hình vật lý điơt trường hợp